Design, calibration, and evaluation of real-time waveform matching on an FPGA-based digitizer at 10 GS/s. - In: ACM transactions on reconfigurable technology and Systems, ISSN 1936-7406, Bd. 17 (2024), 2, 24, S. 24:1-24:28
Digitizing side-channel signals at high sampling rates produces huge amounts of data, while side-channel analysis techniques only need those specific trace segments containing Cryptographic Operations (COs). For detecting these segments, waveform-matching techniques have been established comparing the signal with a template of the CO’s characteristic pattern. Real-time waveform matching requires highly parallel implementations as achieved by hardware design but also reconfigurability as provided by Field-Programmable Gate Arrays (FPGAs) to adapt the matching hardware to a specific CO pattern. However, currently proposed designs process the samples from analog-to-digital converters sequentially and can only process low sampling rates due to the limited clock speed of FPGAs. In this article, we present a parallel waveform-matching architecture capable of performing high-speed waveform matching on a high-end FPGA-based digitizer. We also present a workflow for calibrating the waveform-matching system to the specific pattern of the CO in the presence of hardware restrictions provided by the FPGA hardware. Our implementation enables waveform matching at 10 GS/s, offering a speedup of 50× compared to the fastest state-of-the-art implementation known to us. We demonstrate how to apply the technique for attacking the widespread XTS-AES algorithm using waveform matching to recover the encrypted tweak even in the presence of so-called systemic noise.
https://doi.org/10.1145/3635719
ReProInspect: framework for reproducible defect datasets for improved AOI of PCBAs. - In: Engineering of computer-based systems, (2024), S. 205-214
Today, the process of producing a printed circuit board assembly (PCBA) is growing rapidly, and this process requires cutting-edge debugging and testing of the boards. The Automatic Optical Inspection (AOI) process detects defects in the boards, components, or solder pads using image processing and machine learning (ML) algorithms. Although state-of-the-art approaches for identifying defects are well developed, due to three main issues, the ML algorithms and datasets are incapable of fully integrating into industrial plants. These issues are privacy limitations for sharing data, the distribution shifts in the PCBA industry, and the absence of a degree of freedom for reproducible and modifiable synthetic datasets.
https://doi.org/10.1007/978-3-031-49252-5_16
Transparency and traceability for AI-based defect detection in PCB production. - In: Modelling and development of intelligent systems, (2023), S. 54-72
Automatic Optical Inspection (AOI) is used to detect defects in PCB production and provide the end-user with a trustworthy PCB. AOI systems are enhanced by replacing the traditional heuristic algorithms with more advanced methods such as neural networks. However, they provide the operators with little or no information regarding the reasoning behind each decision. This paper explores the research gaps in prior PCB defect detection methods and replaces these complex methods with CNN networks. Next, it investigates five different Cam-based explainer methods on eight selected CNN architectures to evaluate the performance of each explainer. In this paper, instead of synthetic datasets, two industrial datasets are utilized to have a realistic research scenario. The results evaluated by the proposed performance metric demonstrate that independent of the dataset, the CNN architectures are interpretable using the same explainer methods. Additionally, the Faster Score-Cam method performs better than other methods used in this paper.
https://doi.org/10.1007/978-3-031-27034-5_4
Real-time waveform matching with a digitizer at 10 GS/s. - In: 2022 32nd International Conference on Field-Programmable Logic and Applications, (2022), S. 94-100
Side-Channel Analysis (SCA) requires the detection of the specific time frame within which Cryptographic Operations (COs) take place in the side-channel signal. In laboratory conditions with full control over the Device under Test (DuT), dedicated trigger signals can be implemented to indicate the start and end of COs. For real-world scenarios, waveform-matching techniques have been established which compare the side-channel signal with a template of the CO's pattern in real time to detect the CO in the side channel. State-of-the-art approaches are implemented on Field-Programmable Gate Arrays (FPGAs). However, current waveform-matching designs process the samples from Analog-to-Digital Converters (ADCs) sequentially and can only work with low sampling rates due to the limited clock speed of FPGAs. This makes it increasingly difficult to apply existing techniques on modern DuTs that operate with clock speeds in the GHz range. In this paper, we present a parallel waveform-matching architecture that is capable of performing waveform matching at the speed of fast ADCs. We implement the proposed architecture in a high-end FPGA-based digitizer and deploy it to detect AES COs from the side channel of a single-board computer operating at 1 GHz. Our implementation allows for waveform matching at 10 GS/s with high accuracy, thus offering a speedup of 50× compared to the fastest state-of-the-art implementation known to us.
https://doi.org/10.1109/FPL57034.2022.00025
Using look up table content as signatures to identify IP cores in modern FPGAs. - In: Architecture of computing systems, (2022), S. 132-147
The increasing amount of logic resources in FPGA architectures has enabled the realization of larger and more complex designs. Today, most of the large-scale designs rely heavily on off-the-shelf Intellectual Property Cores (IP Cores) to ease their development. This dependency raises an important issue: the unlicensed use of IP Cores. In this paper, we utilize LUT contents, which represent the functionality of an IP Core, as a signature to determine if a core might be part of an accused design. For this, we present a technique to reconstruct the contained LUT contents from modern FPGA configurations which not only contain 6-input one-output LUTs but also 5-input two-output LUTs. By making use of LUT decomposition together with a fast Boolean matching algorithm, we consolidate the work for commercial architectures. The proposed method is evaluated using 8 IP Cores to find in 4 different designs using two different architectures. Our findings show a 100% identification rate with no false-positives or false-negatives for all experiments carried out. Especially the presence of larger cores can be established with a difference of at least 10% between true and false positives.
https://doi.org/10.1007/978-3-031-21867-5_9
Putting IMT to the test: revisiting and expanding interval matching techniques and their calibration for SCA. - In: ASHES '22, (2022), S. 65-74
Side-Channel Analysis (SCA) requires the detection of the specific time frame Cryptographic Operations (COs) take place in the side-channel signal. Under laboratory conditions with full control over the Device under Test (DuT), dedicated trigger signals can be implemented to indicate the start and end of COs. For real-world scenarios, waveform-matching techniques have been established which compare the side-channel signal with a template of the CO's pattern in real time to detect the CO in the side channel. State-of-the-Art approaches describe implementations based on Field-Programmable Gate Arrays (FPGAs). However, the maximal length of the template is restricted by the resources available on an FPGAs. Particularly, for high sampling rates the recording of an entire CO may need more samples than the maximum template length supported by a waveform-matching system. Consequently, the template has to be reduced such that it fits the resources while still containing all features relevant for detecting the COs via waveform matching. In this paper, we introduce a generic interval-matching technique which provides several degrees of freedom for fine-tuning it to the statistical deviations of waveform measurements of COs. Moreover, we introduce a novel calibration method that finds the best parameters automatically based on statistical analysis of training data. Furthermore, we investigate a technique to reduce the number of features used for the interval matching by utilizing machine-learning-based feature extraction to find the most important samples in a template. Finally, we evaluate the state-of-the-art interval matching and our expansions during calibration and during the application on a test set. The results show, that a reliable reduction to 10% of the original template size is possible with a reduction method from literature for our example. However, the combination of our proposed methods can reliably work with only 1.5% of the original size and is less volatile than the state-of-the-art approach for reducing the number of features.
https://doi.org/10.1145/3560834.3563828
Design and error analysis of accuracy-configurable sequential multipliers via segmented carry chains. - In: Information technology, ISSN 2196-7032, Bd. 64 (2022), 3, S. 89-98
We present the design and a closed-form error analysis of accuracy-configurable multipliers via segmented carry chains. To address this problem, we model the approximate partial-product accumulations as a sequential process. According to a given splitting point of the carry chains, the technique herein discussed allows varying the quality of the accumulations and, consequently, the overall product. Due to these shorter critical paths, such kinds of approximate multipliers can trade-off accuracy for an increased performance whilst exploiting the inherent area savings of sequential over combinatorial approaches. We implemented multiple architectures targeting FPGAs and ASICs with different bit-widths and accuracy configurations to 1) estimate resources, power consumption, and delay, as well as to 2) evaluate those error metrics that belong to the so-called #P-complete class.
https://doi.org/10.1515/itit-2021-0040
Raw filtering of JSON data on FPGAs. - In: Proceedings of the 2022 Design, Automation & Test in Europe Conference & Exhibition (DATE 2022), (2022), S. 250-255
https://doi.org/10.23919/DATE54114.2022.9774696
3D INS/UWB based real time sensor fusion indoor position tracking architecture. - In: 2022 IEEE 13th Annual Information Technology, Electronics and Mobile Communication Conference (IEMCON), (2022), S. 94-101
Accurate indoor position tracking and analysis of the movement dynamics of autonomous driving systems are important challenges when it comes to automatize industrial processing, supply chains or warehouses. In this paper, the authors present an indoor position tracking architecture with a novel sensor fusion approach for autonomous robots in three-dimensional space. For robots to be able to drive autonomous, they need information of their position, speed and orientation in 3D-space. With the presented architecture, position information is provided by the Indoor Positioning System (IPS) and orientation information as well as velocity are determined by the Inertial Navigation System (INS). The proposed tracking architecture combines those informations with a sensor fusion approach, thus enabling the autonomous driving system.
https://doi.org/10.1109/IEMCON56893.2022.9946462
The benefits and costs of netlist randomization based side-channel countermeasures: an in-depth evaluation. - In: Journal of Low Power Electronics and Applications, ISSN 2079-9268, Bd. 12 (2022), 3, 42, S. 1-17
Exchanging FPGA-based implementations of cryptographic algorithms during run-time using netlist randomized versions has been introduced recently as a unique countermeasure against side channel attacks. Using partial reconfiguration, it is possible to shuffle between structurally different but functionally similar versions of a cryptographic implementation. The resulting varying power profile enhances the resistance against power-based side channel attacks. While side channel leakage is reduced, costs in terms of additional resources and/or lowered throughput are often increased due to the overheads of the required online partial reconfiguration. In this work, we provide an in-depth evaluation of the leakage-area-throughput trade-off.
https://doi.org/10.3390/jlpea12030042
Security by Reconfiguration (SecRec) - Physikalische Sicherheit durch dynamische Hardware-Rekonfiguration, Teilvorhaben: Schutz vor Reverse-Engineering und Fehlerinjektionsangriffen durch dynamische Hardware-Rekonfiguartion : Abschlussbericht : Projektstart: 1. Januar 2017, Laufzeit: 48 Monate : Berichtszeitraum: 1. Januar 2017-30. September 2020. - Ilmenau : [Technische Universität Ilmenau]. - 1 Online-Ressource (17 Seiten, 390,27 KB)Förderkennzeichen BMBF 16KIS0609
https://doi.org/10.2314/KXP:1806258749
Increasing flexibility of FPGA-based CNN accelerators with dynamic partial reconfiguration. - In: 2021 31st International Conference on Field-Programmable Logic and Applications, (2021), S. 306-311
Convolutional Neural Networks (CNN) are widely used for image classification and have achieved significantly accurate performance in the last decade. However, they require computationally intensive operations for embedded applications. In recent years, FPGA-based CNN accelerators have been proposed to improve energy efficiency and throughput. While dynamic partial reconfiguration (DPR) is increasingly used in CNN accelerators, the performance of dynamically reconfigurable accelerators is usually lower than the performance of pure static FPGA designs. This work presents a dynamically reconfigurable CNN accelerator architecture that does not sacrifice throughput performance or classification accuracy. The proposed accelerator is composed of reconfigurable macroblocks and dynamically utilizes the device resources according to model parameters. Moreover, we devise a novel approach, to the best of our knowledge, to hide the computations of the pooling layers inside the convolutional layers, thereby further improving throughput. Using the proposed architecture and DPR, different CNN architectures can be realized on the same FPGA with optimized throughput and accuracy. The proposed architecture is evaluated by implementing two different LeNet CNN models trained by different datasets and classifying different classes. Experimental results show that the implemented design achieves higher throughput than current LeNet FPGA accelerators.
https://doi.org/10.1109/FPL53798.2021.00061
KOI: an architecture and framework for industrial and academic machine learning applications. - In: Modelling and development of intelligent systems, (2021), S. 113-128
A dynamic reconfigurable architecture for hybrid spiking and convolutional FPGA-based neural network designs. - In: Journal of Low Power Electronics and Applications, ISSN 2079-9268, Bd. 11 (2021), 3, 32, insges. 25 S.
This work presents a dynamically reconfigurable architecture for Neural Network (NN) accelerators implemented in Field-Programmable Gate Array (FPGA) that can be applied in a variety of application scenarios. Although the concept of Dynamic Partial Reconfiguration (DPR) is increasingly used in NN accelerators, the throughput is usually lower than pure static designs. This work presents a dynamically reconfigurable energy-efficient accelerator architecture that does not sacrifice throughput performance. The proposed accelerator comprises reconfigurable processing engines and dynamically utilizes the device resources according to model parameters. Using the proposed architecture with DPR, different NN types and architectures can be realized on the same FPGA. Moreover, the proposed architecture maximizes throughput performance with design optimizations while considering the available resources on the hardware platform. We evaluate our design with different NN architectures for two different tasks. The first task is the image classification of two distinct datasets, and this requires switching between Convolutional Neural Network (CNN) architectures having different layer structures. The second task requires switching between NN architectures, namely a CNN architecture with high accuracy and throughput and a hybrid architecture that combines convolutional layers and an optimized Spiking Neural Network (SNN) architecture. We demonstrate throughput results from quickly reprogramming only a tiny part of the FPGA hardware using DPR. Experimental results show that the implemented designs achieve a 7× faster frame rate than current FPGA accelerators while being extremely flexible and using comparable resources.
https://doi.org/10.3390/jlpea11030032
Increasing side-channel resistance by netlist randomization and FPGA-based reconfiguration. - In: Applied reconfigurable computing, (2021), S. 173-187
Modern FPGAs are equipped with the possibility of Partial Reconfiguration (PR) which along with other benefits can be used to enhance the security of cryptographic implementations. This feature requires development of alternative designs to be exchanged during run-time. In this work, we propose dynamically alterable circuits by exploring netlist randomization which can be utilized with PR as a countermeasure against physical attacks, in particular side-channel attacks. The proposed approach involves modification of an AES implementation at the netlist level in order to create circuit variants which are functionally identical but structurally different. In preliminary experiments, power traces of these variants have been shuffled to replicate the effect of partial reconfiguration. With these dynamic circuits, our experimental results show an increase in the resistance against power side-channel attacks by a factor of [Tilde] 12.6 on a Xilinx ZYNQ UltraScale+ device.
An energy-efficient FPGA-based convolutional neural network implementation. - In: S&ptbov;IU 2021, (2021), insges. 4 S.
Convolutional Neural Networks (CNNs) are a very popular class of artificial neural networks. Current CNN models provide remarkable performance and accuracy in image processing applications. However, their computational complexity and memory requirements are discouraging for embedded realtime applications. This paper proposes a highly optimized CNN accelerator for FPGA platforms. The accelerator is designed as a LeNet CNN architecture focusing on minimizing resource usage and power consumption. Moreover, the proposed accelerator shows more than 2x higher throughput in comparison with other FPGA LeNet accelerators with reaching up 14 K images/sec. The proposed accelerator is implemented on the Nexys DDR 4 board and the power consumption is less than 700 mW which is 3x lower than the current LeNet architectures. Therefore, the proposed solution offers higher energy efficiency without sacrificing the throughput of the CNN.
https://doi.org/10.1109/SIU53274.2021.9477823
A complete open source design flow for Gowin FPGAs. - In: 2020 International Conference on Field-Programmable Technology, (2020), S. 182-189
In this paper, we propose an open source design flow for the low cost FPGAs from the company Gowin. Open source design tools are opening the door for custom extensions and modification in the design flow. The proposed design flow which supports almost all Gowin FPGA resources, is based on well-known open source tools, like Yosys and nextpnr, as well as on our proposed open source bitstream generator. The necessary architectural details of the FPGA family are gathered by input fuzzing and comparisons with the vendor tool flow. Experimental results show an almost similar performance as the vendor tools.
https://doi.org/10.1109/ICFPT51103.2020.00033
A resource-saving approach for adding redundancy to a Network-on-Chip system. - In: 2020 IEEE 44th Annual Computers, Software, and Applications Conference, (2020), S. 1417-1422
FPGAs (Field programmable Gate Arrays) are useful compo-nents for embedded systems. In combination with Systems-on-Chip and Networks-on-Chip they enable flexible system solutions. Reliability and fault tolerance in such systems often is implemented by adding components for redundancy. Due to constraints in structural resources of FPGA chips, this approach in many cases does not provide adequate solutions. Indirect re-dundancy combined with universal component monitoring is a solution for failsafe Systems-on-Chip / Networks-on-Chip appli-cations in such situations.
https://doi.org/10.1109/COMPSAC48688.2020.00-57
Ein Petri-Netz-Tabellen-Modell zur Anwendung im klassischen und agilen Projektmanagement. - Ilmenau : Universitätsbibliothek, 2020. - 1 Online-Ressource (XII, 149, XII-LXIII Seiten)
Technische Universität Ilmenau, Dissertation 2020
Projektmanagement (PM) und Petri Netze (PN) haben als Gemeinsamkeit, dass Aktivitäten in Abhängigkeit von Ereignissen ausgeführt werden, welche dann selbst wieder Ereignisse erzeugen können. Wenn die Anwendungsdomäne PM und das Modellierungsmittel PN zusammentreffen, besteht die Möglichkeit Synergieeffekte entstehen zu lassen. Um ein Modell des agilen und klassischen PM in ein PN-Modell zu überführen, sind dazu beide Welten zur Modellierung und Simulation zu vereinen. Es existieren durchaus eine Reihe von Ansätzen auf diesem Gebiet, allerdings ohne Berücksichtigung wichtiger Teilaspekte, wie z. B. die der praktischen Anwendbarkeit. Die vorliegende Arbeit legt deshalb einen zyklischen Ablauf zugrunde, der mit strukturierten Tabellen beginnt. Diese kommen dem Vorgehen im praktischen PM entgegen, erreichen aber durch die Systematisierung die Überführbarkeit in das PN-Modell. Das PN-Modell legt eine Variante zugrunde, die aus der Sicht der Anwendungen verschiedene PN-Erweiterungen wie hierarchische, zeitbewertete oder gefärbte Netze unter Verwendung strukturierter Marken aufnimmt. Teilaufgaben werden in hierarchische PN-Konstrukte gekapselt, die anpassbar durch das innere PN, das Verhalten von Objekten des PM beschreiben. Typische Objekte wie Aktivitäten und Ressourcen sind durch Eigenschaften wie Atomarität, Wiederverwendbarkeit und Zeitverbrauch gekennzeichnet. Wechselwirkungen zwischen Konstrukten werden über PN-Elemente beschrieben. Der gesamte Projektplan wird dadurch aus Konstrukten und deren Beziehungen aufgestellt. Das PN bildet dabei die zentrale Ablauflogik. Die Umsetzung beruht darauf, die Dateneingabe von der Planung und den aktuellen Zwischenständen in der Tabellenstruktur vorzunehmen, und im Hintergrund automatisch das PN zu generieren bzw. zustandsabhängig zu verändern. Dafür wird in der Arbeit ein experimentelles Tool beschrieben. Dabei sollen anschließend die Ergebnisse durchgeführter Simulationen mit einem Standard-PN-Tool erneut in die bestehende Tabelle zurückgeführt werden. Diese grundlegenden Vorteile des PN-Konzeptes können so vollumfänglich ausgenutzt und für den Projektmanager auch ohne PN-Kenntnisse Verwendung finden. Dadurch wird die Methode dynamisch und ist für verschiedenste Projekte universell einsetzbar.
https://www.db-thueringen.de/receive/dbt_mods_00045619
Entwicklung von Modellen und Techniken zur Prozessplanung und Ablaufsteuerung in komplexen Forschungsprojekten. - Ilmenau : Universitätsbibliothek, 2020. - 1 Online-Ressource (viii, 159 Blätter)
Technische Universität Ilmenau, Dissertation 2020
In dieser Dissertation werden Modelle und Techniken zur Prozessplanung und Ablaufsteuerung unter Unsicherheit behandelt. Forschungs- und Entwicklungsprojekte sind kompliziert zu überwachen und zu steuern, weil die Bearbeitungszeiten von Aufgaben variieren können und das genaue Prozessmodell am Anfang nicht vollständig bekannt ist. Die Nutzung verschiedener Ressourcen, einschließlich Personal und Ausrüstung (Computer, Geräte usw.), beeinflusst auch den Zeitplan und die Kosten der Projekte. Bayes'sche Netze werden verwendet, um den Einfluss von Unsicherheiten darzustellen und zu messen. Dadurch ist es möglich, Informationen über die Projektstruktur in den Entscheidungsprozess einzubeziehen. Das Modell baut auf einem Prozessmodell eines Projekts auf. Schätzungen der Aufgabendauer werden als Zufallsvariablen für die Inferenz verwendet. Fuzzy-Logik, eine häufige Methode zur linguistischen Beschreibung der Abhängigkeiten zwischen verschiedenen Parametern, wird für die Modellierung des Einflusses von Ressourcennutzung verwendet und kann unter einigen Annahmen auch in solche Modelle integriert werden. Es werden Regeln für die Übertragung von häufig anzutreffenden Workflow-Mustern, wie Sequenz, paralleler Bearbeitung (AND-Join), Alternativen (XOR- und OR-Join), auf Bayes'sche Netze erarbeitet. Aufgabendauer wird basierend auf einer speziellen Art der Beta-Verteilung, der PERT-Verteilung, modelliert. Es werden Techniken der Diskretisierung dieser Verteilung für die zukünftige Verarbeitung in Bayes'schen Netzen entwickelt und untersucht. Das entworfene Modell wird ergänzt, um zusätzliche Informationen über Ressourcennutzung in Form von Fuzzy-Variablen aufnehmen zu können. Es werden Algorithmen für die Berechnung des Wahrscheinlichkeitsmaßes dieser Variablen ohne und mit A-priori-Informationen über deren Verteilung entwickelt; damit können sie unter Verwendung von virtuellen Evidenzen in Bayes'schen Netzen modelliert werden. Mit diesem Modell ist es möglich, den Einfluss von unsicheren Faktoren auf die Laufzeit von Forschungs- und Entwicklungsprojekten zu messen, Was-wäre-wenn-Szenarien zu erstellen und die Auswirkungen von Änderungen im Projektplan auf dessen Gesamtdauer abzuschätzen.
https://www.db-thueringen.de/receive/dbt_mods_00040693
Realisierungsmethodik von applikationsspezifischen Softcore FPGA-Lösungen : in Abhänigkeit von algorithmischen Anforderungen im Einsatzgebiet eingebetteter Systeme. - Ilmenau : Universitätsbibliothek, 2019. - 1 Online-Ressource (x, 215 Seiten)
Technische Universität Ilmenau, Dissertation 2019
Die vorliegende Dissertation befasst sich mit Prinzipien, Methodiken, Techniken und Realisierungen zur systematischen Entwicklung von komplexen eingebetteten Systemen unter Verwendung von Softcore Prozessoren. Die adressierte Aufgabendomäne ist vor allem die echtzeitkritische Daten- und Bildverarbeitung. Notwendig sind neue Lösungen aufgrund immer leistungsfähigerer eingebetteter Systeme, mit deren Hilfe Aufgabenfelder bedient werden können, die bisher mit diesen Systemen nicht umsetzbar waren. Aufbauend auf den Darstellungen bereits existierender Modelle und Verfahren, wie z. B. dem V-Modell oder dem Hardware-Software Co-Design, wird eine spezielle Realisierungsmethodik für applikationsspezifische Softcore FPGA-Lösungen in Abhängigkeit von algorithmischen Anforderungen in der Aufgabendomäne erarbeitet. In diesem Zusammenhang wird eine Softcore-Bibliothek mit an diese Domäne angepassten Eigenschaften konzipiert und umgesetzt. Das dabei verwendete modellbasierte Vorgehen ermöglicht durch eine hierarchische Beschreibung und Validierung eine zeit- und kosteneffiziente Entwicklung komplexer Systeme. Für jede Abstraktionsebene werden Modelle vorgestellt, die jeweils auf dieser alle notwendigen Anforderungen zur frühzeitigen Fehlererkennung und Fehlervermeidung sowie eine automatisierte Codegenerierung und Optimierungen sinnvoll umsetzen. Durch gezielte Festlegung einzuhaltender Kriterien und Entwicklungsschritte wird dabei in jeder Komponente der Toolchain eine bestmögliche Kombination von zeit- und kosteneffizienter Entwicklung mit der Sicherstellung der Einhaltung harter Echtzeiteigenschaften sowie einer Maximierung der Wiederverwendbarkeit, erreicht. Dabei spielt die Anpassbarkeit der eingebetteten Systeme mit Hilfe von partieller Rekonfiguration, mit der das dynamische Austauschen von Teilen des Softcores oder sogar ganzer Softcore Prozessoren zur Laufzeit ermöglicht wird, eine wichtige Rolle. Es erfolgen ein praktischer Nachweis der Funktionalität der erarbeiteten Modelle sowie ausführliche Experimente über die zeitlichen Anforderungen bei der partiellen Rekonfiguration von Softcore Prozessoren. Die praktischen Ergebnisse der Arbeit zeigen deutlich die Effizienz der Entwicklung von Lösungen mit der konzipierten und umgesetzten Toolchain sowie die Relevanz und Einsetzbarkeit der partiellen Rekonfiguration in diesem Gebiet.
https://www.db-thueringen.de/receive/dbt_mods_00045755
Case study on design and evaluation of a multi-soft-core processor. - In: 2019 IEEE 10th Annual Information Technology, Electronics and Mobile Communication Conference (IEMCON), (2019), S. 589-594
https://doi.org/10.1109/IEMCON.2019.8936221
Compiler optimization on instruction scheduling for a specialized real-time floating point soft-core processor. - In: Advances in Electrical and Computer Engineering, ISSN 1844-7600, Bd. 19 (2019), 3, S. 57-68
https://doi.org/10.4316/AECE.2019.03007
A real-time capable dynamic partial reconfiguration system for an application-specific soft-core processor. - In: International journal of reconfigurable computing, ISSN 1687-7209, Volume 2019, article ID 4723838, 14 pages
https://doi.org/10.1155/2019/4723838
How to bring project management of embedded systems to an appropriate level of abstraction for a discrete event model. - In: 2019 IEEE 43rd Annual Computer Software and Applications Conference, (2019), S. 171-176
https://doi.org/10.1109/COMPSAC.2019.10202
Evaluation of scheduling algorithms for 5G mobile systems. - In: Computer Science and Engineering—Theory and Applications, (2018), S. 213-233
https://doi.org/10.1007/978-3-319-74060-7_12
Increasing efficiency in data flow oriented model driven software development for softcore processors. - In: 2018 IEEE 42nd Annual Computer Software and Applications Conference, ISBN 978-1-5386-2666-5, (2018), S. 806-811
https://doi.org/10.1109/COMPSAC.2018.10343
Development of embedded systems - from a practical point of view. - In: Proceedings of the 8th International Conference on Advances in Computing, Control & Networking-ACCN, ISBN 978-1-63248-153-5, (2018), S. 30-34
The paper describes the development of embedded systems using a W process model as a model-based top-down design from function to structure, partitioning and implementation or realization. Early testing via simulation is an integral component. The development is integrated in the process management. All explained steps build on an example from precision weighing technology.
Anwendungskriterien für Ein-Chip-Mikrocontroller/Embedded Controller. - Ilmenau : Verlag ISLE, 2018. - xx, 211 Seiten, Seite xviii
Technische Universität Ilmenau, Dissertation 2017
ISBN 978-3-938843-90-1
Die Entwicklung der Rechentechnik ermöglichte in den vergangenen Jahrzehnten eine fortschreitende Miniaturisierung und zugleich eine erhebliche Steigerung der Rechenleistung. Einhergehend mit technisch immer besser einsetzbaren Peripherien, größeren Speichern und sinkenden Kosten eröffneten sich vielfältige Möglichkeiten, diese Technologien etwa in Form von Mikrocontrollern in verschiedensten Lebensbereichen einzusetzen. Die fortschreitende Integration führte zu einer starken Diversifikation und großen Typenvielfalt von Rechnerarchitekturen. Es entstand ein Spannungsfeld, in dem Entwickler die Aufgabe haben, diese Vielfalt zu überschauen und die geeignetste Rechnerarchitektur für die gestellten Anforderungen zu wählen. Auf der einen Seite stehen dabei die große Komplexität sowie die eingeschränkten Hilfsmittel der Auswahl, auf der anderen Seite die Bedeutung einer optimalen Auswahl für die gesamte Entwicklung, einschließlich der entstehenden Kosten, der Entwicklungszeit, dem Erfolg am Markt und der Möglichkeit zukünftiger Erweiterungen. Die vorliegende Dissertation beschäftigt sich mit den Anwendungskriterien von Ein-Chip-Mikrocontrollern und der Möglichkeit, den beschriebenen Auswahlprozess optimal zu unterstützen. Ausgehend von einer Abgrenzung der in dieser Arbeit thematisierten Mikrocontroller von anderen Rechnerarchitekturen werden in einem ersten Schritt qualitative Einflussgrößen auf Leistungsfähigkeit und Einsatzmöglichkeiten untersucht. Darauf aufbauend erfolgt eine Analyse quantitativer Bewertungsmöglichkeiten der Leistungsfähigkeit. Im Anschluss wird der Auswahlprozess im Rahmen der Anwendungs- bzw. Produktentwicklung näher betrachtet, um davon wesentliche Auswahlkriterien und Anforderungsbereiche abzuleiten. Das bestehende Spannungsfeld bezüglich der optimalen Auswahl einer Rechnerarchitektur wird hinsichtlich der zur Verfügung stehenden Unterstützungsmöglichkeiten untersucht und bewertet. Als Folge der dabei festgestellten Optimierungspotentiale wird ein Bewertungsmodell zur automatisierten und projektspezifischen Bewertung und Visualisierung von Rechnerarchitekturen entwickelt. Dessen Funktion wird durch die softwaretechnische Umsetzung und Anwendung auf ein spezifisches Auswahlproblem eines Inspektionsroboters nachgewiesen.
Improving the optical inspection of through hole resistors with additional spectral illuminations. - In: 2017 8th IEEE Annual Information, Technology, Electronics and Mobile Communication Conference (IEMCON), ISBN 978-1-5386-3371-7, (2017), S. 273-277
Through hole technology is still playing an important role in the manufacturing of electronics. Thus, there is the need for reliable and contemporary automatic optical inspection of such components. The resistor as one of the most common parts challenges the optical inspection with its colored rings encoding its resistance value. The current approach to inspecting these components is discussed and its drawbacks are shown. A new approach is presented using the comprehensive illumination options available to modern automatic optical inspection machines. To test the new method a dataset of real inspection data was collected. The applicability of the new approach is shown by training a neural classifier with the data and comparing it to the formerly used method.
https://doi.org/10.1109/IEMCON.2017.8117218
Optimizing compiler for a specialized real-time floating point softcore processor. - In: 2017 8th Industrial Automation and Electromechanical Engineering Conference (IEMECON), ISBN 978-1-5386-2215-5, (2017), S. 181-188
Richtiger Name des 3. Verfassers: Detlef Streitferdt
https://doi.org/10.1109/IEMECON.2017.8079585
Development of embedded systems in the domain of measurement techniques. - In: Autonomous systems 2017, (2017), S. 201-214
Affordable high-bandwith real-time mass-storage architecture for distributed sensor nodes. - In: Autonomous systems 2016, (2016), S. 55-69
Simulation driven development of complex systems: foundations for simulation based design workflows. - In: Modelling and Simulation 2016, ISBN 978-90-77381-95-3, (2016), S. 413-419
Creating new software-intensive systems is still a challenge and far away from a traditional engineering domain. The increasing size of software deployed in typical systems and the emergence of very large highly distributed systems necessitates additional techniques to assure the systems' quality. This paper outlines the theoretical and technical prerequisites to implement Simulation Driven Development (SDD) by defining and executing simulation based design workflows. A discrete event modeling and simulation tool has been extended to support self-controlling workflows to accompany the development of complex systems using simulation as key tool.
Adaptive workflow system concept for scientific project collaboration. - In: Innovations for Community Services, (2016), S. 115-128
http://dx.doi.org/10.1007/978-3-319-49466-1_8
Workflow management system for academic collaboration. - In: Proceedings of the International Academic Forum AMO - SPITSE - NESEFF, ISBN 978-5-91412-313-7, (2016), S. 68-69
An approach to model-based modification of embedded systems for a specialized soft microprocessor. - In: Proceedings of the International Academic Forum AMO - SPITSE - NESEFF, ISBN 978-5-91412-313-7, (2016), S. 66-67
Design of digital controllers for electromagnetic force compensated balances focused on the disturbance transfer function. - In: Measurement accuracy and the impact on society, (2016), insges. 10 S.
The main objective of the paper is to propose a new possible design process for controllers in electromagnetic force compensated balances (EMFC). Controllers used in EMFC balances demand a high precision of the measured and generated electrical quantities. Regarding to the achievable uncertainty in static measurements, EMFC balances are state of the art, but in future applications the importance of dynamic applications will probably increase. Therefore the controlled system should possess a high measurement bandwidth to reduce the measurement time in dynamic applications. A design process will be presented, which is strongly focused on the disturbance transfer function of the control loop. Based on the consideration of these additional system characteristics in the controller design process, the measurement time of the balance is reduced significantly compared to conventional PID controllers.
Grundlagen der Rechnerarchitektur. - Ilmenau : Technische Universität Ilmenau/Universitätsbibliothek, 2016. - 1 Online-Ressource (247 Seiten)Literaturverzeichnis: Seite 239-241
http://nbn-resolving.de/urn:nbn:de:gbv:ilm1-2016200264
Modellierung von Kommunikationssystemen zum Zweck der Systemanalyse und des Systementwurfs. - Ilmenau : Universitätsbibliothek, 2015. - 1 Online-Ressource (XVI, 206 Seiten)
Technische Universität Ilmenau, Dissertation 2015
Einen wesentlichen Beitrag zu Innovationen und Weiterentwicklungen in der Automobilindustrie leisten elektronische Komponenten. Der funktionale Wachstum in den Bereichen Sicherheit, Komfort und Fahrerassistenz führt zu einer Erhöhung der Komplexität. Neben der Anzahl der Komponenten steigert sich auch der Bedarf an Kooperation und Datenaustausch. Insbesondere by-wire- und Assistenzsysteme (Hochautomatisiertes Fahren) zeichnen sich durch hohe Anforderungen in den Bereichen Zuverlässigkeit, Datenkonsistenz, Fehlertoleranz und Ausfallsicherheit aus. Die Zusammenarbeit einzelner Steuergeräte fordert von der Kommunikationsstruktur neben hohen Datenraten auch Determinismus und Echtzeitverhalten. Die Entwicklung dieser komplexen verteilten Systeme profitiert durch modellbasierte Entwurfsprozesse. Der Nachweis von grundlegenden Systemeigenschaften mit dem Schwerpunkt Kommunikation soll bereits in frühen Entwurfsphasen mit Hilfe von ausführbaren Spezifikationen modell- und simulationsbasiert erfolgen. In dieser Arbeit wird ein Modellierungsansatz entworfen, welcher die typischen ereignis- und zeitgesteuerten Protokolle in der Domäne Automotive adressiert. Der Fokus liegt auf den Buszugriffsverfahren. Modelle auf unterschiedlichen Abstraktionsebenen werden am Beispiel von Controller Area Network (CAN) und FlexRay definiert und realisiert. Neben der reinen Kommunikation werden die angrenzenden Themenfelder Gateway (heterogene Kopplung) und Betriebssystem berücksichtigt. Detaillierte Modelle eignen sich zur Analyse spezifischer Protokolleigenschaften sowie zur Weiterentwicklung von Protokollfunktionen auf Modellebene. Mit abstrakteren Modellen lassen sich Leistungs- und Eigenschaftsanalysen von großen heterogenen Systemen durchführen. Echtzeitkommunikation, vernetzte Systeme und Anwendungsfelder für modellbasierte Entwurfsprozesse finden sich auch außerhalb des Automobilbereiches. Die Anwendung wird am Beispiel der Entwicklung und Optimierung eines komplexen verteilten Systems zur Steuerung einer Nanopositionier- und Nanomessmaschine demonstriert. Innerhalb des Entwicklungsprozesses werden Entwurf, Realisierung und Leistungsbewertung bezüglich der Architektur des Gesamtsystems, der Verteilung von Funktionen und der Realisierung einzelner Komponenten sowie applikationsspezifische Kommunikationsprotokolle betrachtet.
http://nbn-resolving.de/urn:nbn:de:gbv:ilm1-2015000721
Zertifizierbarer Entwicklungsprozess für komplexe Informationsverarbeitungssysteme in der Wägetechnik. - Ilmenau : Universitätsbibliothek, 2015. - 1 Online-Ressource (XIII, 209 Seiten)
Technische Universität Ilmenau, Dissertation 2015
Die Dissertation befasst sich mit Prinzipien, Methoden und Techniken der systematischen Entwicklung von komplexen Eingebetteten Systemen. Die betrachtete Domäne besitzt Anwendungsbereiche mit anspruchsvollen und besonderen Anforderungen an die Informationsverarbeitung. In der dynamischen Wägetechnik sind z.B. Lösungen mit sehr hohen Auflösungen und kleiner Messunsicherheit bei schnellen Messungen in einem mechanisch gestörten Umfeld notwendig. Die Anforderungen an die Eichfähigkeit und die Metrologische Sicherheit sind Besonderheiten. Es werden komplexe und hochleistungsfähige Funktionen zur Erzeugung der Messergebnisse verlangt. In der Arbeit werden dafür vorwiegend FPGA-basierte Eingebettete Systeme verwendet. Der entworfene zertifizierbare Prozess (ZEfIRA) bietet eine Vorgehensweise für die Entwicklung von Eingebetteten Systemen. Die Metrologische Sicherheit, die Eichfähigkeit, die Validier- und der Verifizierbarkeit werden als Kriterien im gesamten Entwurfsprozess berücksichtigt. ZEfIRA basiert auf einem 3W-Modell und ist evolutionär angelegt. Innerhalb des Prozesses werden die Analyse eines eventuellen Vorläufersystems sowie die modellbasierte prototypische Entwicklung bis hin zu einer produzierbaren Lösung (Produkt) durchgeführt. Die Arbeit verdeutlicht den großen Einfluss der spezifischen Anforderungen an das Messsystem. Es wird gezeigt, wie diese bereits zu der Entwurfszeit auf Modellebene und im Weiteren bei der Implementierung in einer FPGA-basierten Zielplattform berücksichtigt werden. Es werden verschiedene Schritte des funktionalen und technischen Systementwurfs untersucht und ausführlich die Realisierungspartitionen "FPGA-Logik" und "FPGA-Softcore-Lösungen" betrachtet. Als Beispiel zum Nachweis der Anwendbarkeit des Prozesses ZEfIRA dient die prototypische Entwicklung des Informationsverarbeitungssystems einer elektromagnetischen Kraftkompensationswaage (EMKW). Ausschlaggebend sind die optimal an das Gesamtsystem angepassten Signalverarbeitungs-, Regelungs- und Sicherheitsalgorithmen und deren technische Umsetzung. Dieses wurde mit verschiedenen Leistungsparametern, wie z.B. Latenz, Verarbeitungskomplexität und Genauigkeit realisiert. Ergänzend ermöglicht der Prototyp umfassende Analysemöglichkeiten für das Messsystem. Die abschließende Wertung ist eine Abschätzung der Leistungsfähigkeit von ZEfIRA auf Basis dieser prototypischen Entwicklung.
http://www.db-thueringen.de/servlets/DocumentServlet?id=27143
Metrologische Sicherheit eines Informationsverarbeitungssystems in der Messtechnik. - In: Messunsicherheit praxisgerecht bestimmen und Prüfprozesse in der industriellen Praxis, (2015), S. 233-240
In der Präzisionsmesstechnik steht allgemein die Anforderung der schnellen Messung im Konflikt mit einem sehr hohen Auflösungsvermögen und einer sehr kleinen Messunsicherheit. Insbesondere eichfähige Messsysteme fordern die Einhaltung der entsprechenden Regularien, wie beispielsweise das Eichgesetz und die Richtlinien der Physikalisch-Technischen Bundesanstalt (PTB). Derartige messtechnische Systeme benötigen für ihre Funktionen eine komplexe und hochleistungsfähige Informationsverarbeitung, die zertifiziert werden muss. Bei der systematischen Entwicklung von Messgeräten wird ein Nachweis benötigt, dass die geforderte Messunsicherheit des jeweiligen Verfahrens gewährleistet werden kann. Für diese Zwecke wird in dem vorliegenden Beitrag eine zusätzliche und spezielle Anforderung an die metrologische Sicherheit formuliert. Die entwickelten Funktionen zur Unterstützung der metrologischen Sicherheit und die zusätzlichen Maßnahmen zur Manipulationssicherheit sollen die Eichfähigkeit sowie die Einhaltung der Standards, Vorschriften und Richtlinien bereits in den frühen Phasen des Entwicklungsprozesses sicherstellen.
Fault detection by backwards analysis in coloured workflow nets. - In: Proceedings of the 5th International Conference on Simulation and Modeling Methodologies, Technologies and Applications, Colmar, Alsace, France, 21 - 23 July 2015, ISBN 978-989-758-120-5, (2015), S. 88-94
An approach to model-based code generation for a specialized soft microprocessor. - In: Autonomous systems 2015, (2015), S. 30-41
This paper reports on an ongoing case study that deals with model based design of soft microprocessor applications for FPGA implementation. It focuses at model based implementation of functions for generating and optimizing binary program code for single-core and multi-core configurations. The modeling process makes use of a commercial graphical modeling environment. An overview of the solution is given, followed by a deeper look at selected details. Finally some experimental results are presented.
Architecture of universal routing element for networks on chip. - In: Autonomous systems 2015, (2015), S. 42-51
Lebensdauermanagementsysteme in medizintechnischen Geräten und Systemen, 2015. - 243 S. Ilmenau : Techn. Univ., Diss., 2015
In der vorliegenden Arbeit wird die Erarbeitung von neuen Methoden, mit denen Lebensdauermanagementsysteme zur gezielten Verlängerung der Lebensdauer eines medizinischen Systems oder Subsystems sowie eine Restlebensdauervorhersage angegeben werden können, dargestellt. Ebenso wird die wissenschaftliche Analyse von Lebensdauerfragen, die Modellierung und Simulation von lebensdauerkritischen Komponenten im betrachteten Beobachtungsraum sowie eine prototypische Lösungsrealisierung, detailliert erläutert. Der Schwerpunkt der Arbeit sind medizintechnische Systeme, welche lebensdauerkritische Komponenten, wie z.B. Leistungsquellen und Hochleistungsröhren zur Strahlungserzeugung, verwenden, deren Lebensdauer von einigen Parametern dominiert wird, die notwendigerweise genau analysiert werden müssen. Es wird dargestellt, welche Faktoren die Lebensdauer von medizintechnischen Geräten und Systemen qualitativ und quantitativ beeinflussen. Dabei wurden die Untersuchungen auf eine spezielle Geräte- bzw. Systemgruppe eingeschränkt. Das Ausfallverhalten von Leistungsquellen, wie hochmoderne Halbleiterleistungsmodulatoren für die Strahlen- bzw. Partikeltherapie sowie vor allem deren Lasten zur Strahlungserzeugung wurden untersucht. Als Lasten sind Leistungsröhren mit thermionischen oder feldemissionsgesteuerten Kathoden, sowie im Besonderen Hochleistungsröhren vom Typ Klystron, Magnetron, Thyratron und Linearbeschleuniger mit Elektronenkanonen zu verstehen. Ausgehend von der Untersuchung und Bewertung bereits existierender, oft sehr anwendungsspezifischer Verfahren und Modelle zur Lebensdauerbewertung sowie Simulationsprogramme zur Abbildung des physikalisch-technischen Verhaltens eines medizintechnischen Systems und dessen Subsysteme, wurden allgemeingültige Methoden zur Lebensdauerzustandsbeobachtung und Restlebensdauervorhersage eines medizinischen Systems oder Subsystems entwickelt.Um die innerhalb der medizintechnischen Geräte und Systeme ablaufenden Diagnose- oder Therapieanwendungen als ereignisorientierte diskrete Prozesse zu modellieren und das fortlaufende Alterungsverhalten der Geräte- bzw. Systemgruppe im Problemraum zu untersuchen, wurde eine geeignete echtzeitfähige Simulationsumgebung ausgewählt. Dabei war die Integration sowohl von Teilmodellen für die Hard- und Software des Steuerungssystems als auch der elektronischen Komponenten notwendig. Beispielhaft wurden analytische Modelle von Hochleistungsröhren, welche die dominierenden lebensdauerbestimmenden Parameter abbilden, erstellt und in die Simulation integriert. Die Vor- und Nachteile existierender Dienstsysteme für das Condition-Monitoring solcher medizinischen Systeme oder Subsysteme mit Hochleistungslasten wurden untersucht und zerlegt, um daraus einen innovativen ganzheitlichen Lösungsansatz zu entwickeln, welcher die technischen, wirtschaftlichen und kundenspezifischen Anforderungen zur gezielten Erhöhung der Verfügbarkeit von medizintechnischen Geräten und Systemen berücksichtigt und zur Beantwortung von Lebensdauer- und Restlebensdauerfragen für Leistungsquellen und deren Lasten in medizintechnischen Geräten und Systemen beiträgt. An konkreten Anwendungsbeispielen werden die einzelnen Komponenten des messwertbasierten Lebensdauermanagementsystems dargestellt. Anhand von Lifetime-Simulationen wird der Einfluss der entwickelten Methoden in Abhängigkeit zu kundenspezifischen, individuellen Belastungsprofilen sowie die daraus resultierenden Vorteile aufgezeigt. Ergänzend kann gezeigt werden, dass die entwickelten Methoden auf alle Geräteklassen mit Leistungsquellen und Lasten zur Strahlungserzeugung anwendbar ist.
Analysis, physically motivated modeling and system identification of electromagnetic force compensated balances (EMFC). - In: Shaping the future by engineering, (2014), insges. 10 S.
http://nbn-resolving.de/urn:nbn:de:gbv:ilm1-2014iwk-124:2
Tool-supported design of an application-specific soft microprocessor. - In: Autonomous systems 2014, (2014), S. 90-101
Development of a processing system with the 3W-Model. - In: Autonomous systems 2014, (2014), S. 76-89
This paper gives a summary of the authors research work in the field of information processing systems in the measurement domain. The realization of a prototype for the information processing system in the dynamic weighing technology presented here is based on the self-developed concept of the 3W-Model. The high-performance embedded system used for the implementation is based on an FPGA. Along with an overview of the state-of-the-art for the FPGA-based embedded system and the application-specific development, a case study is presented, with focus on specific requirements in the measurement domain. Special attention is paid to ability for official calibration and the metrologic reliability. a current research topic in the dynamic weighing technology is introduced and a concept of a prototypical solution for an information processing system is discussed highlighting these special requirements.
SoC design for complex standalone optical measurement devices. - In: Autonomous systems 2014, (2014), S. 66-75
Realization of an embedded hard realtime softcore processor. - In: Autonomous systems 2014, (2014), S. 33-42
Beitrag zum modellbasierten Entwurf eingebetteter Systeme : komponentenbasierte Modellierungsansätze für verteilte rekonfigurierbare Plattformen. - Ilmenau : ISLE, 2014. - Online-Ressource (PDF-Datei: XV, 204 S., 14,29 MB) : Ilmenau, Techn. Univ., Diss., 2013
Parallel als Druckausg. erschienen
Der Entwurf verteilter eingebetteter Systeme ist aufgrund steigender Komplexität der Plattformen und der zu realisierenden Anwendungen zunehmend nur unter Einsatz von modellbasierten Entwicklungsmethoden zu realisieren. In der Mess- und Automatisierungstechnik und besonders in Anwendungsbereichen mit außergewöhnlichen Anforderungen, wie die den Hintergrund dieser Arbeit darstellende Realisierung von Regelungssystemen für die Nano-Positioniertechnik, ist die Untersuchung des Reglerentwurfs im Zusammenhang mit dem zu regelnden Prozess im Rahmen der simulativen Validierung und des virtuellen Prototypings wesentlicher Bestandteil des modellbasierten Entwurfsprozesses und der Bewertung von Systementwurfsentscheidungen. Der zunehmende Einsatz von leistungsfähigen FPGA-basierten eingebetteten Plattformen in diesem Anwendungsgebiet motiviert dazu die Entwicklung von zielplattformspezifischen Modellierungswerkzeugen, \mbox{-bibliotheken} und Code-Syntheseverfahren mit dem Ziel der Realisierung eines geschlossenen Entwicklungsprozesses vom ausführbaren Spezifikationsmodell zur Hardware-Beschreibung für diese Zielsysteme. Die in dieser Arbeit zusammengetragenen Entwurfsmethoden beschreiben aktuelle Meet-in-the-Middle-Ansätze, die die Systementwurfskomplexität durch erhöhte Abstraktionsniveaus, automatische Transformationen sowie durch wiederverwendbare Komponenten und Architekturen reduzieren. Kern der methodischen Beiträge dieser Arbeit ist die Formulierung einer Entwurfsebene, die die Strukturen für die Modelltransformation zum FPGA-plattformspezifischen Systemmodell festlegt. Sie umfasst die Metamodelle für (Multi-)FPGA-Plattformen und die zugehörige plattformspezifische Modellierungsebene, sowie die zur Generierung ausgewählter plattformspezifischer Strukturen. Als Demonstrationsbeispiele für die Anwendung der erarbeiteten Verfahren dienten im Rahmen einer Design-Space-Explorationerstellte Entwürfe zur modellbasierten multi-FPGA-orientierten Realisierung von Regelungssystemen aus dem Kontext des SFB622. Die Ergebnisse verdeutlichen, wie groß der Einfluss von plattformspezifischen Anteilen auf die Modellkomplexität ist, im Gegensatz zu den von klassischer Wiederverwendung profitierenden Modellanteilen, und zeigt, in welchem Maße der Entwurfsaufwand durch Einsatz von automatisierten Strukturgenerierungsmethoden reduziert werden kann.
http://nbn-resolving.de/urn:nbn:de:gbv:ilm1-2013000699
Modellierung von adaptiven Geschäftsprozessen, 2014. - XIV, 202 S. Ilmenau : Techn. Univ., Diss., 2014
Die Modellierung von Geschäftsprozessen erfolgt i.d.R. für den störungsfreien Fall mit einigen bekannten Abweichungen. Kommt es bei der Ausführung des Geschäftsprozesses in Form des Workflows zu einer Abweichung, so kann der Geschäftsprozess nicht fortgesetzt werden. Als Grundlage zur Lösung dieser Problematik wurden verschiedene Modellierungssprachen der Informatik anhand eines Praxisbeispiels miteinander verglichen. Um die Modellierung der Geschäftsprozesse flexibler zu gestalten, wird die Modellierungssprache YAWL mit einer alternativen Ausführungssemantik in Form eines Taskunternetzes, basierend auf Petri-Netzen, untersetzt. Die Erkennung unerwarteter Ausnahmen erfolgt zeitbasiert. Die gewünschte Dynamik im YAWL-Netz wird durch das Vorwärtsschalten von üblichen Token ermöglicht. In der Arbeit wird dieser Ansatz um das Rückwärtsschalten erweitert, bei der Transitionsmarken das YAWL-Netz rückwärts durchlaufen. Dabei stellen die Plätze bzw. Bedingungen die schaltenden Elemente dar. Hierzu wird ein Verfahren entwickelt, um auf die Funktionalitäten des rückwärts schaltenden Petri-Netzes im normalen Netz zurückzugreifen. Das Rückwärtsschalten wird über ein Ergänzungs-Netz geleitet, welches an definierten Stellen mit dem eigentlichen YAWL-Netz bzw. Taskunternetz überlagert ist. Durch das Ergänzungsnetz wird die Struktur der Rückwärtsschaltung im Gegensatz zum Taskunternetz stark vereinfacht. Durch die Kombination von Vorwärts- und Rückwärtsschaltung entsteht ein komplettmarkiertes YAWL-Netz, welches die Erkennung unerwarteter Ausnahmen ermöglicht. Somit können alle zu einem definierten Zeitpunkt aufgetretenen Ausnahmen identifiziert werden - es wird der globale Zustand des YAWL-Netzes ermittelt. Basierend auf dem Ergebnis der Rückwärtsschaltung können die lokalen Adaptionen synchron gestartet werden. Hierzu wird jedem Task ein Abhängiger Task zugeordnet, der nur bei der globalen Erkennung unerwarteter Ausnahmen aktiviert wird. Zur Automatisierung der Erstellung von Geschäftsprozessmodellen und für den Fall, dass kein Abhängiger Task zur Realisierung der Adaption zur Verfügung steht, wird eine Methode zur Generierung von (Teil-) Geschäftsprozessen auf Basis der Genetischen Programmierung entwickelt. Zur Erprobung der Funktionalität der Erstellung von Geschäftsprozessen durch Einsatz der Genetischen Programmierung erfolgt eine prototypische Umsetzung.
Designing a control application by using a specialized multi-core soft microprocessor. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 46 (2013), 28, S. 221-226
Computationally intensive algorithms for closed loop control and similar systems today can be implemented using reconfigurable FPGA devices. One approach is using soft microprocessor designs and implementing the algorithms as programs. This paper reports about a case study within an ongoing project that investigates a multicore soft microprocessor solution for a closed-loop control application. Requirements within the project lead to a specialized processor design. Some results from experimental work are presented, demonstrating feasibility and efficiency of the approach.
https://doi.org/10.3182/20130925-3-CZ-3023.00034
Event-based modeling of rapid single-flux quantum basic cells with timing jitter. - In: IEEE transactions on applied superconductivity, ISSN 1558-2515, Bd. 23 (2013), 5, 1301707, insges. 7 S.
https://doi.org/10.1109/TASC.2013.2266403
Networks in embedded on-chip solutions. - In: Autonomous systems 2013, (2013), S. 1-13
This paper gives a summary of the authors' research work in the field of distributed embedded systems. Along with an overview of the state-of-theart, selected solutions for integrated on-chip systems are presented, with focus on inter-module communication such as Networks-on-Chip. A current research case in the measurement domain is introduced and a concept of a Network-on-Chip solution is discussed highlighting the special requirements.
Certifiable development process for Information processing in the measurement domain on the base of 3W-models. - In: IEEE 37th Annual Computer Software and Applications Conference workshops (COMPSACW), 2013, ISBN 978-0-7695-4987-3, (2013), S. 685-690
http://dx.doi.org/10.1109/COMPSACW.2013.121
Performance evaluation of platform-specific implementations of numerically complex control designs for nano-positioning applications. - In: International journal of embedded systems, ISSN 1741-1076, Bd. 5 (2013), 1/2, S. 95-105
Developing machines capable of positioning and measuring in nano-metre dimensions is an overall challenging endeavour, which not at least includes providing a highly dynamic and precise trajectory tracking control system. To effectively employ such a control system an adequately performing implementation on an embedded real-time processing system is essential for process performance and quality. In this article an implementation study of a Kalman filter component is presented, comparing the solutions for general purpose processor and digital signal processor to a range of designs for field-programmble gate arrays. Evaluating the performance of the respective implementations for a PXI platform and thus indicating the feasibility of industrial and standard-compliant application is the emphasis of this contribution.
https://doi.org/10.1504/IJES.2013.052147
A model reduction approach for improving discrete event simulation performance. - In: Proceedings of the 6th International ICST Conference on Simulation Tools and Techniques, (2013), S. 101-108
https://doi.org/10.4108/icst.simutools.2013.251734
Control of nanopositioning and nanomeasuring machines with a modular FPGA based data processing system. - In: Mechatronics, ISSN 1873-4006, Bd. 23 (2013), 3, S. 257-263
http://dx.doi.org/10.1016/j.mechatronics.2012.12.003
Measurement, visualization and analysis of extremely large data sets with a nanopositioning and nanomeasuring machine. - In: Optical measurement systems for industrial inspection VIII, 2013, S. 87880X, insges. 7 S.
Discrete event simulation performance - benchmarking simulators. - In: Proceedings of the 2012 Grand Challenges in Modeling & Simulation (GCMS'12), ISBN 978-1-61839-983-0, (2012), S. 152-159
Selecting the right tool for discrete event simulation (DES) is a challenging task. For most simulation purposes, including simulation-based optimization, simulation performance is an important aspect in tool selection. Feature selection has been investigated frequently, while performance aspects are disregard in most cases. In this paper we present a benchmark for assessment of simulation performance, which allows comparison of tools regarding strength and weaknesses.
Regelung von Nanopositionier- und Nanomessmaschinen mittels einer modularen FPGA-Plattform. - In: Tagungsband, (2012), S. 267-276
Teilsystem zur positionsbezogenen Messdatenverarbeitung für eine Nanopositionier- und Nanomessmaschine. - In: Virtuelle Instrumente in der Praxis 2012, (2012), S. 198-202
Die Nanopositionier- und Nanomessmaschinen (NPMM) werden an der Technischen Universität Ilmenau im Sonderforschungsbereich 622 entworfen und untersucht. NPMM ermöglichen das Positionieren und Messen makroskopischer Objekte mit einer Subnanometerauflösung und einer Genauigkeit im Nanometerbereich. Dieser Beitrag stellt eine Fallstudie eines Datenerfassungssystems für eine neue Generation NPMM dar mit einem großen Messbereich von 200 mm x 200 mm x 25 mm. Es wird ein Überblick üer die Anwendung und deren Anforderungen geboten sowie das Systemkonzept am Beispiel des messwerterfassenden und verarbeitenden Teilsystems vorgestellt. Besonderes Augenmerk liegt auf der internen Kommunikation, einschließlich der Einhaltung der Echtzeitbedingungen.
Discrete event simulation for complex high-power medical systems. - In: IEEE transactions on plasma science, Bd. 40 (2012), 7, S. 1854-1859
http://dx.doi.org/10.1109/TPS.2012.2195684
Aspekte zur Realisierung eines FPGA-basierten Softcore-Prozessors für den Einsatz in Regelungs- und Messsystemen. - In: Entwurf komplexer Automatisierungssysteme, (2012), S. 287-296
Zur Realisierung rechenintensiver digitaler Signalverarbeitungsalgorithmen mit hohen Anforderungen an die Latenz, wie sie in z.B. in Regelkreisen auftreten, können vorteilhaft Hardware-Plattformen mit leistungsfähigen FPGA verwendet werden. Dabei kommen in vielen Fällen auf dem FPGA realisierte Softcore-Prozessoren zum Einsatz. Der Beitrag stellt einen Softcore-Prozessor vor, der für die Gleitkomma-Verarbeitung in derartigen Anwendungen spezi-alisiert ist. Es werden Details seiner Architektur und Realisierung behandelt, wobei sich auf Grund der Spezifika der betrachteten Anwendungsfälle verschiedene Besonderheiten ergeben. Die Funktionsweise wird am Beispiel erläutert, und es werden erreichte Ergebnisse vorgestellt und Fragen der Werkzeugunterstützung erörtert. Stichworte: Signalverarbeitung, Regelalgorithmen, Softcore-Prozessor, FPGA
Untersuchung zur FPGA-Implementierung von Mess- und Regelungsalgorithmen. - In: Entwurf komplexer Automatisierungssysteme, (2012), S. 111-120
Dieser Beitrag präsentiert verschiedene Varianten des Entwurfs und der Implementierung eines Algorithmus unter Berücksichtigung einer aufgrund der Anwendung notwendigen hohen Leistungsfähigkeit und dem geforderten Echtzeitverhalten. Reine Software-Realisierungen (z.B. auf einem Universalprozessor) können häufig die erforderlichen Leistungsparameter nicht erzielen. Deswegen werden Varianten zur Implementierung auf einem FPGA betrachtet, die mit Fließkomma-Arithmetik realisiert sind und auch eine Struktur- und steuerflussorientierte Optimierung benötigen. Stichworte: Regelungsalgorithmen, Fließkomma-Arithmetik, FPGA-Implementierung
Discrete event simulation for a complex high power medical system. - In: Proceedings of 1st International Conference on Simulation and Modeling Methodologies, Technologies and Applications, ISBN 978-989-8425-78-2, (2011), S. 395-400
Lifetime management systems for medical devices : specific methods for life extension of equipment and systems in medical devices. - In: BIODEVICES 2011, ISBN 978-989-8425-37-9, (2011), S. 301-306
Signal and data processing in high-precision measuring machines - a case study of NPMM-200. - In: Innovation in mechanical engineering - shaping the future, ISBN 978-3-86360-001-3, (2011), S. 16
GPU vs FPGA: example application on white light interferometry. - In: International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2011, ISBN 978-1-4577-1734-5, (2011), S. 481-486
High performance image processing applications area challenging field when targeting embedded processing. Field programmable gate arrays (FPGA) receive a growing interest as implementation platforms, but these solutions have to compete with the state of the art in image processing, which is codefined by graphics processing units (GPU). This paper provides a case study which analyzes the potential of embedded or hybrid implementation on FPGA and GPU for image stack processing in a white light interferometry (WLI) application.
http://dx.doi.org/10.1109/ReConFig.2011.45
LiSARD: LabVIEW integrated softcore architecture for reconfigurable devices. - In: International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2011, ISBN 978-1-4577-1734-5, (2011), S. 442-447
The development of industrial control and measurement systems is often based on modular commercial off the-shelf hardware. Lately, for these platforms reconfigurable I/O modules with field-programmable gate arrays (FPGA) have gained significance, since they allow the implementation of data processing functionality very close to the data acquisition interfaces. However, algorithm complexity and floating-point support are limited by FGPA resources and design methods. This contribution presents an application specific configurable DSP soft core architecture built around a scalable double precision floating-point arithmetic/logic unit. The core can be seamlessly utilized as a functional component in Lab VIEW based FPGA designs. A small case study shows the performance of an example application implemented on the presented core in comparison to other embedded architectures.
http://dx.doi.org/10.1109/ReConFig.2011.56
LiSARD: programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI der R-Serie. - In: Virtuelle Instrumente in der Praxis 2011, (2011), S. 217-221
Extended coloured petri nets with structured tokens - formal method for distributed systems. - In: Theory of modeling & simulation, ISBN 978-1-617-82838-6, (2011), S. 175-182
Shared-memory communication in distributed SoCs on multi-FPGA systems. - In: Proceedings, (2011), S. 57-62
Modellierung und Verifikation von verteilten/parallelen Informationssystemen, 2011. - Online-Ressource (PDF-Datei: 117 S., 961 KB) : Ilmenau, Techn. Univ., Diss., 2011
Parallel als Druckausg. erschienen
Petrinetze werden in vielen Bereichen als Modellierungstechnik verwendet. Die verschiedenen Einsatzgebiete und Modellierungsziele erfordern mittel unterschiedliche Typen von Petrinetzen. Die höheren Petrinetze eignen sich gut zur Formalisierung des Verhaltens verteilter Informationssysteme zum Zweck der Verifikation und Analyse. Eine Klasse erweiterter gefärbte Petrinetze (HCPN-ST) mit strukturierten Marken wird in dieser Arbeit vorgestellt und am Beispiel erläutert. An diesem konkreten Modell wird die Analyse und Verifikation demonstriert. Das Beispiel-Algorithmenmodell wird in ein CPN transformiert. Der Algorithmus der Transformation wird vorgestellt. Diese Transformation wird durchgeführt, um die erweiterte Methode mit Software -Tools zu analysieren und verifizieren. Mit Peneca Chromos wird das Modell editiert und simuliert und einige Eigenschaften werden analysiert. Die weitere Analyse und Verifikation erfolgt mit dem Tool INA. Es folgt die Erweiterung und Integration in den gesamten Analyseprozess und die Verifikationsmethodik. Abschließend wird die Notwendigkeit und Motivation zur Erweiterung von dynamischen Modellierungsansätzen für die Analyse von verteilten Informationssystemen behandelt und damit die Zielstellung der Arbeit erreicht.
http://www.db-thueringen.de/servlets/DocumentServlet?id=17762
A case study on benchmarking for biomedical engineering study programs. - In: 2nd International Congress on Engineering Education (ICEED), 2010, ISBN 978-1-4244-7308-3, (2010), S. 155-158
http://dx.doi.org/10.1109/ICEED.2010.5940782
Benchmarking : classic DSPs vs. microcontrollers. - In: Proceedings, ISBN 978-1-934272-89-3, (2010), insges. 5 S.
Integrated system development process for high-precision motion control systems. - In: IEEE International Conference on Control Applications (CCA), 2010, (2010), S. 344-350
http://dx.doi.org/10.1109/CCA.2010.5611250
A comprehensive benchmark to meet standards of national and international academic accreditation (AA) and quality assurance (QA) for biomedical engineering study programs : case study: Department of Applied Medical Sciences (AMS) at Community College King Saud University. - In: Crossing borders within the ABC, (2010), S. 1 - 5
http://www.db-thueringen.de/servlets/DocumentServlet?id=17275
Tool-assisted hardware selection with "UBCS". - In: Crossing borders within the ABC, (2010), S. 208-210
http://www.db-thueringen.de/servlets/DocumentServlet?id=16951
Case study: Verification of a real time operating system. - In: Crossing borders within the ABC, (2010), S. 714-719
http://www.db-thueringen.de/servlets/DocumentServlet?id=17292
Designing an application for field programmable gate arrays : a case study. - In: Crossing borders within the ABC, (2010), S. 708-713
http://www.db-thueringen.de/servlets/DocumentServlet?id=17291
Survey of network-on-chip research and modeling approaches. - In: Crossing borders within the ABC, (2010), S. 703-707
http://www.db-thueringen.de/servlets/DocumentServlet?id=17290
Colored model based testing for software product lines (CMBT-SWPL), 2010. - Online-Ressource (PDF-Datei: 210 S., 12,6 MB) Ilmenau : Techn. Univ., Diss., 2010
In den letzten zehn Jahren hat sich die Domäne "Software-Produktlinie" als eins der vielversprechendsten Paradigmen der Softwareentwicklung entwickelt. Die wichtigsten Vorteile eines solchen Ansatzes sind Verbesserungen in Produktivität, Time to Market, Produktqualität und Kundenzufriedenheit.Um die erforderliche Software-Qualitätssicherung zu erreichen, ist das Testen von Software-Produktlinien von großer Bedeutung. Das Anliegen dieser Arbeit besteht darin, möglichst früh Tests für Software-Produktlinien zu entwickeln und einzuführen, um Fehler in frühen Phasen zu erkennen. Die Kosten werden demzufolge wesentlich gegenüber dem Erkennender Fehler in späteren Phasen reduziert. Die in dieser Arbeit vorgeschlagene Methode ist eine modellbasierte, wiederverwendungsorientierte Testmethode, "Colored Model Based Testing for Software Product Lines" (CMBT-SWPL). CMBT-SWPL ist ein anforderungsbasierter Ansatz für die effeziente Generierung von Tests für Produkte in einer Software-Produktlinie. Dieser Testansatz ist für die Validierung und Verifizierung von Produktlinien vorgesehen.Es ist ein neuartiger Ansatz für Produktlinien-Tests unter Einbeziehung von gefärbten Zustandsdiagrammen (CSCs),wobei die Variabilität in frühen Phasen eines Produktlinienentwicklungsprozesses berücksichtigt wird. Genauer gesagt, wird die Variabilität in die Hauptkomponenten des gefärbten Zustandsdiagramms eingebaut.Dementsprechend wird die Variabilität in den Testfällen aufrecht erhalten, welche sich aus dem Testmodell automatisch generieren lassen.Während des Domain Engineerings wird die CSC aus dem Merkmalmodell abgeleitet.Durch Färbung des States Chart kann das Verhalten mehrerer Varianten von Produktlinien gleichzeitig in einem einzigen Diagramm modelliert werden und somit die Variabilität der Produktlinie früh umgesetzt werden. Das CSC stellt das Testmodell dar,aus der die Testfälle mit Hilfe statistischer Tests abgeleitet werden können.
http://nbn-resolving.de/urn/resolver.pl?urn=urn:nbn:de:gbv:ilm1-2010000335
Entwicklung und Gegenüberstellung von Methoden zur automatisierten Verifikation von ausführbaren Systemspezifikationen, 2010. - Online-Ressource (PDF-Datei: XIV, 214 S., 3,67 MB) Ilmenau : Techn. Univ., Diss., 2010
Für die Entwicklung komplexer eingebetteter Systeme werden Techniken eingesetzt, die eine frühe Validierung der zu entwickelnden Systeme in Bezug auf funktionale Aspekte ermöglichen. Diese Techniken greifen in der Regel auf ausführbare Spezifikationsmodelle zurück. Eingebettete Systeme stellen meist auch Echtzeitsysteme dar. Dabei sind funktionale Anforderungen in der Regel zeitvariant, also zustandsabhängig und besitzen zeitliche Randbedingungen, so dass zeitliche und funktionale Aspekte gemeinsam betrachtet werden müssen. Für die Modellierung solcher ausführbaren Spezifikationen ist der Discrete-Event Formalismus besonders geeignet, da er eine vergleichsweise abstrakte parametrisierbare Beschreibung, unabhängig von Implementierungsdetails, ermöglicht. Für den systematischen Einsatz solcher Discrete-Event Modelle als ausführbare Spezifikationen, werden Methoden und Techniken zur Verifikation benötigt, um eine möglichst frühe Fehlererkennung bei der Systementwicklung zu ermöglichen. Gegenstand der Arbeit ist die Entwicklung und Gegenüberstellung von Methoden, die eine automatisierte Verifikation zeitbeschränkter funktionaler Eigenschaften in ausführbaren Spezifikation ermöglichen. Solche Methoden stehen für komplexe Multi-Domänen Modelle, wie sie in der Arbeit betrachtet werden, noch nicht zur Verfügung. Bei den Betrachtungen werden insbesondere die Spezifika der zugrunde liegenden Modelle und Eigenschaften sowie die möglichst automatisierte Anwendbarkeit der Verifikationsmethoden berücksichtigt.Ausgehend von grundlegenden Erwägungen werden zwei Anwendungsszenarien entwickelt, wobei im ersten Fall die vollständige formale Verifikation im Vordergrund steht und im zweiten Fall eine dynamische Überprüfung der Eigenschaften während der szenariobasierten Simulation favorisiert wird. Für die formale Verifikation wird ein Transformation-basierter Ansatz entwickelt, der eine Transformation des Verifikationsproblems in eine mathematische Beschreibung realisiert. Für die dynamische Überprüfung der Eigenschaften wird ein Assertion-basierter Ansatz benutzt, bei dem die geforderten Eigenschaften als temporallogische Formeln notiert werden. Es werden zur Prüfung der Eigenschaften unterschiedliche Techniken zur algorithmischen Auswertung bzw. zur symbolischen Cosimulation entwickelt. Beide Ansätze sind prototypisch für die Entwicklungsumgebung MLDesigner realisiert worden. Ausgehend von den Ergebnissen der Validierung werden Abschätzungen für das weitere Potential der Ansätze abgeleitet. Abschließend werden die Ansätze vergleichend gegenübergestellt und bewertet.
http://www.db-thueringen.de/servlets/DocumentServlet?id=16474
Bit accurate timing analysis on a frame based CAN model. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 42 (2009), 21, S. 114-119
This paper presents an approach to model the communication protocol CAN on a level that abstracts from the bit representation in order to significantly reduce simulation time for models of distributed applications on heterogeneous communication clusters. A central part of the approach lies in the definition of methods to abstract bit-based behaviour into a frame based model, but to preserve important timing and error characteristics, for which the calculation of the transmitted frame length is an important aspect. The approach uses apriori simulations to determine specific model parameters like stuff bit distribution and error propabilities. An error classification has been conducted to represent the inherent CAN error handling on frame level, detemining the exact number of bit times, after which a transmission error has been detected, to ensure a high grade of accuracy.
https://doi.org/10.3182/20091006-3-ES-4010.00022
Benchmarks und Vergleich von MCUs und CPUs : ein universelles System für den Vergleich von Eigenschaften und Leistungsfähigkeit. - In: Tagungsband, (2009), S. 530-535
Grafische Programmierung und Code-Generierung für Mikroprozessoren mit MatLab-Simulink. - In: 10. Workshop "Mikrocontroller-Applikation, eingebettete Systeme", (2009), S. 9-12
Dieser Beitrag soll einen Einblick in die Möglichkeiten zur Entwicklung von Software für eingebettete Mikroprozessoren mit MatLab/Simulink bieten. Dabei wird neben der Modellierung mit Bibliotheksfunktionen auf die Erstellung spezifischer Funktionen eingegangen, bevor die Besonderheiten der plattformspezifischen Modellierung und der Co-degenerierung mit Targets erläutert werden. Als Anwendungsbeispiel wird die Target-Entwicklung für den PIC18F452 vorgestellt und ein Ausblick auf weitere Möglichkeiten für Targets für komplexe verteilte eingebettete Systeme gegeben.
Modeling approach for networked embedded systems with heterogeneous communication - modeling common gateway functionalities for interconnection. - In: Signal processing, systems modeling and control, ISBN 978-989-674001-6, (2009), S. 230-233
Model-driven development and multiprocessor implementation of a dynamic control algorithm for nanopositioning and nanomeasuring machines. - In: Proceedings of the Institution of Mechanical Engineers. Journal of systems and control engineering / Institution of Mechanical Engineers. - London : Sage Publ., 1991- , ISSN: 2041-3041 , ZDB-ID: 2024903-2, ISSN 2041-3041, Bd. 223 (2009), 3, S. 417-429
http://dx.doi.org/10.1243/09596518JSCE673
Model based design of networked embedded systems : a modeling approach using FlexRay as an example. - In: Signal processing, systems modeling and control, (2008), S. 253-259
Entwurf und Implementierung innovativer Architekturen für Learning Content Management Systeme (LCMS) zum Einsatz im erlösorientierten Bildungsexport, 2008. - Online-Ressource (PDF-Datei: 127 S., 6,328 KB) : Ilmenau, Techn. Univ., Diss., 2008
Parallel als Druckausg. erschienen
Das Ziel dieser Arbeit ist die systematische Analyse der Anforderungen und die Erläuterung verschiedener Ansätze zur Realisierung dieser Anforderungen bei dem Einsatz von Learning Content Managemant Systemen (LCMS) im erlösorientierten Bildungsexport. Nach der systematischen Aufstellung der Anforderungen werden verschiedene LCMS hinsichtlich dieser Anforderungen analysiert und für die weitere Betrachtung eines der Systeme ausgewählt. Anhand dieses System wird die Realisierung weiterer Anforderungen, wie automatischer Datenaustausch, Einbindung von Multimedia und verschiedene Sicherheitsanforderungen dargestellt, welche im Weiteren auch als Prototyp realisiert wurden und im letzten Teil der Arbeit dargestellt sind.
http://www.db-thueringen.de/servlets/DocumentServlet?id=12408
Clusterforschungsprojekt FEST : Abschlussbericht ; Vorhabenbezeichnung: funktionale Verifikation von Systemen (FEST). - Ilmenau : TU. - Online-Ressource (14 S., 117 KB)Förderkennzeichen BMBF 01M3072A. - Literaturverz.
https://edocs.tib.eu/files/e01fb09/598258248.pdf
Advanced assertion-based design for mixed-signal verification. - In: IEICE transactions, ISSN 1745-1337, Bd. E91-A.2008, 12, S. 3548-3555
Functional and formal verification are important methodologies for complex mixed-signal design validation. However the industry is still verifying such systems by pure simulation. This process lacks on error localization and formal verifications methods. This is the existing verification gap between the analog and digital blocks within a mixed-signal system. Our approach improves the verification process by creating temporal properties named mixed-signal assertions which are described by a combination of digital assertions and analog properties. The proposed method is a new assertion-based verification flow for designing mixed-signal circuits. The effectiveness of the approach is demonstrated on a [sigma/delta]-converter.
http://dx.doi.org/10.1093/ietfec/e91-a.12.3548
Case study: performance evaluation for communication strategies in distributed embedded systems. - In: Modelling and simulation 2007, ISBN 978-90-77381-36-6, (2007), S. 582-585
To analyze common topologies of communication systems there are several probabilistic analysis strategies existing. Regarding the analysis of the influence of routing strategies probabilistic assumption is hard to validate. We used a discrete event simulation based analysis method to examine the influence of routing strategies within communication structures using a ring topology. By modeling the routing strategy in detail we are able to easily determine a realistic performance behavior under different load conditions.
Analog simulation meets digital verification - a formal assertion approach for mixed-signal verification. - In: SASIMI 2007, (2007), S. 507-514
Functional and formal verification are important methodologies for complex mixed-signal designs. But there exist a verification gap between the analog and digital blocks of a mixed-signal system. Our approach improves the verification process by creating mixed-signal assertions which is described by a junction of digital assertions and analog properties. The proposed method is a new assertion-based verification flow for designing mixed-signal circuits. The effectiveness of the approach is demonstrated on a Sigma/Delta Converter.
A system model for formal verification of TLM based transaction properties. - In: Proceedings of the Tenth Communications and Networking Simulation Symposium (CNS '07), (2007), S. 93-99
Verifying functional models is state of the art in the electronic design automation (eda) industry. Improved methods enable the application in industry sized projects. These methods basically work on a detailed state model, properties must be expressible on states. On system level, behavior is expressed in terms of (timed) transactions between functional or architectural artifacts of the design. While recent model checking methods use some workarounds to map transaction models onto state models, we present an alternative approach with an extended system model to verify transaction properties.
An approach to personalized learning: a technique of estimation of learner's preferences. - In: , (2007), S. 485-490
http://www.db-thueringen.de/servlets/DocumentServlet?id=8923
Tool support for formal system verification. - In: , (2007), S. 137-142
http://www.db-thueringen.de/servlets/DocumentServlet?id=8862
Modeling and realization of DMA based serial communication for a multi processor system. - In: , (2007), S. 131-136
http://www.db-thueringen.de/servlets/DocumentServlet?id=8861
Development of distributed planner for decision support systems. - In: 2nd International Conference on Dependability of Computer Systems, 2007, ISBN 978-0-7695-2850-2, (2007), S. 324-330
Based on a short outline of the state of the art in real time decision support systems (RTDSS) for planning and searching problems, the present paper introduces a planning approach for RTDSS and an architecture of a development planner (DIPLAN). DIPLAN utilizes a parallel version of the IDA* search algorithm based on heuristic methods of solution search. Finally, the obtained results are described.
https://doi.org/10.1109/DEPCOS-RELCOMEX.2007.18
DIPLAN: distributed planner for decision support systems. - In: , (2007), S. 3-7
http://www.db-thueringen.de/servlets/DocumentServlet?id=8715
Dynamic analysis of petri net-based discrete systems. - Berlin : Springer. - XIII, 166 S.. - (Lecture notes in control and information sciences ; 356) ISBN 3-540-71464-2
Literaturverz. S. [145] - 159
Modeling technique for model based error localization and error removal based on extended UML activity diagrams. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 39 (2006), 17, S. 65-72
This paper presents a formal error localization and error removal method for control systems based on extended UML activity diagrams. In technical systems function dependencies are described by a forward structure. Failures can be detected by non-occurred events (timeouts) and located by a stepwise search for the reason in terms of not started activities. - Keywords: Petri Nets, UML Activity Diagrams, Error Localization, Error Handling
https://doi.org/10.3182/20060926-3-PL-4904.00012
Modelling hardware and software for fast serial interprocessor communication. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 39 (2006), 17, S. 155-160
This article reports about a case study in model based design of embedded hardware and software. Practical example is a serial high speed communication system for interprocessor communication. The system uses communication ports that are integrated in processor devices but uses them in an unusual way. In order to validate the function by simulating the model it is necessary to model the function of the software under development, the hardware integrated in the processors and the hardware structures outside them. Simulation delivers qualitative and quantitative properties of the system. Finally these results are compared to measurements from the completed system. - Keywords: Embedded systems, models, validation, discrete event systems, communication, multiprocessor systems.
https://doi.org/10.3182/20060926-3-PL-4904.00026
Die informatorischen Aspekte virtueller Güter und Waren. - Ilmenau : Univ.-Verl. Ilmenau. - Online-Ressource (PDF-Datei: XII, 162 S., 1,69 MB) : Zugl.: Ilmenau, Techn. Univ., Habil.-Schr., 2005
Parallel als Druckausg. erschienen
http://www.db-thueringen.de/servlets/DocumentServlet?id=9809
A multiprocessor DSP system for a high throughput control application. - 5 S. = 1,29 MB, TextPubl. entstand im Rahmen der Veranst.: EDERS 2004: the European DSP Education and Research Symposium, 16th November 2004, Birmingham, UK
http://www.db-thueringen.de/servlets/DocumentServlet?id=5772
Development of language of time-constraints for the design of reactive systems. - In: Intellektualьnye sistemy i technologii, (2006), S. 90-91
Ein eingebettetes Multiprozessorsystem für die Steuerung von Nanomess- und Positioniermaschinen. - In: Maschinenbau von Makro bis Nano, 2005, [01.12], insges. 6 S.
http://www.db-thueringen.de/servlets/DocumentServlet?id=16757
Real time constraints in system level specifications improving the verification flow of complex systems. - In: Proceedings, (2005), S. 283-294
Complex real time systems like large system on chips need to be verified to assure quality and save time. Today verification activities are re-stricted to the register transfer level or one design step above. A complete flow from early specifications down to physical implementation is still not available. An improved system level design cycle is required to overcome this limitation. In this paper we propose an extended methodology of the system level design cycle to support early validation and formal verification of temporal properties in system specifications.
Entwurfsverfahren für eingebettete Systeme zum Einsatz in der Mechatronik. - In: Informatik 2005 - Informatik live!, (2005), S. 688-692
Musikvertrieb mit Potato Web Services : Kaufanreize für Musik über die Web Services des PotatoSystems. - In: Datenschutz und Datensicherheit, ISSN 1614-0702, Bd. 29 (2005), 3, S. 125-129
A case study for partitioned modelling of a control system. - In: Proceedings of the 24th IASTED International Conference on Modelling, Identification, and Control, (2005), S. 525-530
Design of embedded control systems using hybrid Petri nets. - In: Design of embedded control systems, (2005), S. 139-149
Embedded control system with a special hybrid Petri net class using an object-oriented modeling and simulation tool and the extension of hybrid Petri nets with the concept of time intervals for analyzing of time contraints shows the potential of this approach.
Sharing systems for future HiFi systems. - In: Proceedings of the Fourth International Conference on WEB Delivering of Music, 2004, WEDELMUSIC 2004, (2004), S. 128-135
http://dx.doi.org/10.1109/WDM.2004.1358109
Das PotatoSystem - mehr als Content Management und Bezahlservice für digitale Musik. - In: Von e-Learning bis e-Payment 2004, (2004), S. 113-122
Verifikation von Spezifikationsmodellen mit Intervall-Petri-Netzen. - In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, (2004), S. 184-193
Verification method for modelling cooperating processes with coloured sequence diagrams. - In: Proceedings of the 23rd IASTED International Conference on Modelling, Identification, and Control, (2004), S. 524-528
Implementing mixed discrete-continuous models into real-time environments. - In: Proceedings of the 23rd IASTED International Conference on Modelling, Identification, and Control, (2004), S. 583-588
Estimating operating system resource occupation by simulation. - In: Session 4-10, (2004), S. 174-178
Design methodology for an embedded system for high-perfermance computing. - In: Real-Time Programming 2003, (2003), S. 115-120
Timing analysis of UML-RT diagrams using timed automata. - In: Real-Time Programming 2003, (2003), S. 123-128
Transformationen zwischen zustandsorientierten Beschreibungsmitteln der Elektrotechnik und Informatik. - In: Modelle, Werkzeuge und Infrastrukturen zur Unterstützung von Entwicklungsprozessen, (2003), S. 229-245
Class concept for Living Pictures. - In: Information systems, technologies and applications: I, (2003), S. 154-159
Modeling and simulation of operating system behavior. - In: Proceedings of the IASTED International Conference on Modelling, Simulation and Optimization, (2003), S. 78-81
Zur Entwicklung des Mikrorechners Microcombi an der TH Ilmenau. - In: 50 Jahre 1953 - 2003 Hochschule für Elektrotechnik Ilmenau, Technische Hochschule Ilmenau, Technische Universität Ilmenau, (2003), S. 96-97
Matching algorithms in alternative file-sharing systems to find new users having new content. - In: Innovative internet community systems, (2003), S. 180-188
http://dx.doi.org/10.1007/978-3-540-39884-4_15
Potato system and signed media format : an alternative approach to online music business. - In: Proceedings, (2003), S. 23-26
Konzept und Entwurfsmethodik für ein eingebettetes System zur hochleistungsfähigen Informationsverarbeitung in Nanopositionier- und Messmaschinen. - In: 47. Internationales Wissenschaftliches Kolloquium, (2002), insges. 17 S.
Extending the modeling efficiency of the UML activity diagram for the design of distributed systems. - In: Innovative internet computing systems, (2002), S. 51-62
http://dx.doi.org/10.1007/3-540-48080-3_5
A friendly peer-to-peer file sharing system with profit but without copy protection. - In: Innovative internet computing systems, (2002), S. 133-142
http://dx.doi.org/10.1007/3-540-48080-3_12
Peer-to-peer music-sharing with profit but without copy protection. - In: Proceedings, (2002), S. 17-22
Geschäftsmodelle für virtuelle Waren. - In: Datenschutz und Datensicherheit, ISSN 1614-0702, Bd. 26 (2002), 5, S. 261-266
Modellierung kooperierender Prozesse mit gefärbten Sequenzdiagrammen. - In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, (2002), S. 199-208
Objektorientierte Modellierung von Echtzeitsystemen für die Automatisierungstechnik mit Überprüfung von Zeitbedingungen im Modell. - In: Sicherheit und Verfügbarkeit in Echtzeit- und Automatisierungssystemen, (2002), S. 31-40
Modeling of complex automation systems using colored State Charts. - In: 2002 IEEE International Conference on Robotics and Automation, (2002), S. 1901-1906
Colored sequence diagrams for modeling of cooperating processes. - In: Modelling, identification, and control, (2002), S. 672-677
Security and business models for virtual goods. - In: Workshop on Multimedia and Security: Authentication, Secrecy and Steganalysis, (2002), S. 75-79
Der Einsatz von hybriden Petri-Netzen für den Entwurf komplexer eingebetteter Systeme für mechatronische Anwendungen. - In: Multi-nature systems: optoelektronische, mechatronische und andere gemischte Systeme, (2001), S. 65-70
The game feature platform. - In: 46. Internationales Wissenschaftliches Kolloquium, (2001), insges. 2 S.
Modelling of embedded mechatronic systems using hybrid petri nets. - In: Proceedings of the IASTED International Conference Modelling, Identification, and Control, (2001), S. 521-526
Design of embedded control systems using hybrid Petri nets. - In: Proceedings of the International Workshop on Discrete-Event System Design, DESDes '01, (2001), S. 189-194
Der Einsatz von hybriden Petri-Netzen für den Entwurf gemischt analog-digitaler eingebetteter Systeme. - In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, (2001), S. 49-58
Self study support for foreign students by using multimedia and world wide web. - In: Computers and advanced technology in education, (2000), S. 234-239
Electronic system design automation using high level petri nets. - In: Hardware design and Petri nets, (2000), S. 193-204
Development of real-time system specifications through the refinement of duration interval Petri nets. - In: Cybernetics evolving to systems, humans, organizations, and their complex interactions, (2000), S. 3098-3103
Cellular computing on a Linux cluster. - In: 45. Internationales Wissenschaftliches Kolloquium, (2000), S. 813-818
Der Einsatz von hybriden Petri-Netzen für den Entwurf gemischt analog-digitaler Systeme. - In: 45. Internationales Wissenschaftliches Kolloquium, (2000), S. 742-747
High-Level-Entwurfsmethodik für eingebettete mechatronische Echtzeitsysteme. - In: 45. Internationales Wissenschaftliches Kolloquium, (2000), S. 667-672
Neue DSP-Hardware- und Softwarelösungen für den Einsatz in Mehrkoordinaten-Nanomeß- und Positioniersystemen. - In: 45. Internationales Wissenschaftliches Kolloquium, (2000), S. 661-666
ESDA-basierter System- und ASIC-Entwurf mit Petri-Netzen, 2000. - VIII, 206 S. Ilmenau : Techn. Univ., Diss., 2000
Objektorientierter Entwurf verteilter eingebetteter Echtzeitsysteme auf Basis höherer Petri-Netze. - In: Entwicklung und Betrieb komplexer Automatisierungssysteme, (1999), S. 151-170
Objektorientierte Geschäftsprozeßmodellierung auf der Basis der Unified Modeling Language. - Berlin : TENEA, 1999. - 141 S Zugl.: Ilmenau : Techn. Univ., Diss., 1999
ISBN 3932274210
Literaturverz. S. 131 - 138
Objektorientierter Entwurf verteilter eingebetteter Echtzeitsysteme auf Basis höherer Petri-Netze. - Ilmenau : ISLE, 1999. - X, 153 S. Zugl.: Ilmenau : Techn. Univ., Diss., 1999
ISBN 3932633350
Modelling and distributed simulation of production of single piece and small-lot series using Fuzzy Coloured Petri Nets. - In: Information processing and management of uncertainty in knowledge-based systems, (1998), S. 1602-1609
World-wide token flow using object petri nets based on TCL. - In: Distributed computing on the web, (1998), S. 76-79
Object-oriented and net-based modelling of business processes. - In: Proceedings of the Workshop on Workflow Management: Net-Based Concepts, Models, Techniques, and Tools (WFM '98), (1998), S. 22-39
Wege zum korrekten Entwurf und zur Verifikation eingebetteter Echtzeitsysteme. - In: 43. Internationales Wissenschaftliches Kolloquium, (1998), insges. 6 S.
Object nets for the design and verification of distributed and embedded applications. - In: Parallel and distributed processing, (1998), S. 953-962
In this paper we present an object-oriented method for the design, verification and implementation of embedded and distributed systems. The method is called Concurrent Object Net (CON). The CON method is based upon extended statecharts which use specific message links for communication. For simulation and verification corresponding Petri nets are used. A platform abstraction framework for CON accesses hardware in optimized manner. An application example from the automotive domain is used to show further CON details.
http://dx.doi.org/10.1007/3-540-64359-1_761
Erweitertes Bus-Monitoring : CAN-basierte Applikationen optimiert. - In: Elektronik, ISSN 0013-5658, Bd. 46 (1997), 2, S. 70-73
Objektorientiertes Entwurfsmodell für Steuerungssysteme auf Basis der Petri-Netz-Theorie. - In: Entwurf komplexer Automatisierungssysteme, (1997), S. 343-358
Modellierung industrieller Prozesse mit gefärbten Petri-Netzen. - In: Informatik und Automatisierung im Zeitalter der Informationsgesellschaft ; Bd. 1:[Vortragsreihen / Gens, Wolfgang *1933-*. - Ilmenau : Technische Univ., 1997, (1997), S. 545-550
Objektnetze für die Softwaregenerierung von verteilten eingebetteten Steuerungssystemen. - In: Informatik und Automatisierung im Zeitalter der Informationsgesellschaft ; Bd. 1:[Vortragsreihen / Gens, Wolfgang *1933-*. - Ilmenau : Technische Univ., 1997, (1997), S. 534-539
Distributed Petri net-based discrete controller systems. - In: CONTROLO 96, (1996), S. 777-782
Petri net based program design and implementation for controller systems. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 29 (1996), 1, S. 4849-4853
https://doi.org/10.1016/S1474-6670(17)58448-7
Optimierung von verteilten CAN-basierten Applikationen durch ein erweitertes Bus-Monitoring. - In: Kongressband, (1996), S. 232-238
A new dynamic decentral load balancing strategy for client server applicatitons. - In: Intelligent information management systems, (1996), S. 91-94
Entwicklung eines petrinetzbasierten Analyseverfahrens zur Zuverlässigkeitserhöhung von verteilten Computersteuerungssystemen auf der Entwurfsebene, 1996. - 112 S Ilmenau : Techn. Univ., Diss., 1996
Verfahren für den Entwurf heterogener paralleler Algorithmen, 1996. - 112 S Ilmenau : Techn. Univ., Diss., 1996
Using formal description technics for fieldbus protocol implementation. - In: 11th ISPE/IEE/IFAC Conference on CAD/CAM Robotics and Factories of the Future, (1995), S. 241-246
An approach designing parallel software for distributed control systems. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 28 (1995), 22, S. 1-5
https://doi.org/10.1016/S1474-6670(17)46659-6
Implementierung von Petri-Netz-Modellen für die Prozeßsteuerung - ein Überblick. - In: Entwurf komplexer Automatisierungssysteme, (1995), S. 495-504
Performance oriented specification for heterogenous parallel systems using graphical based specifications. - Berkeley, Calif. : ICSI, 1995. - II, 23 S.. - (TR ; 95-043)
Entwicklungsumgebungen für verteilte Steueralgorithmen, 1995. - 107 S : Ilmenau, Techn. Univ., Diss., 1995
Spezifikation, Verifikation, Leistungsbewertung und Implementierung von Kommunikationsprotokollen mit hierarchischen High-Level-Netzen
Als Ms. gedr. - Aachen : Shaker, 1995. - 139, [28] S. - (Berichte aus der Informatik) : Zugl.: Ilmenau, Techn. Univ., Diss., 1994
ISBN 3-8265-1033-X
Design, verification and performance evaluation of production control by hierarchical high-level-nets. - In: Proceedings of Rutgers' Conference on Computer Integrated Manufacturing in the Process Industries, (1994), S. 166-178
Some aspects to the graphical design of software. - In: Parallel computing, (1994), S. 597-600
Modellierung und Analyse flexibler Produktionssysteme mit Petri-Netzen. - In: Vortragsreihen Softwaretechnik/Prozeßinformatik, Kommunikation in verteilten Systemen, Computergrafik, Datenbanken, Parallele Systeme, Anwendungen von Petri-Netzen, OMSI-Workshop, (1994), S. 598-603
Ein Ansatz zur Programmierung von verteilten speicherprogrammierbaren Steuerungen. - In: Vortragsreihen Softwaretechnik/Prozeßinformatik, Kommunikation in verteilten Systemen, Computergrafik, Datenbanken, Parallele Systeme, Anwendungen von Petri-Netzen, OMSI-Workshop, (1994), S. 586-591
Aspekte des Entwurfs spezialisierter Mikroprozessrechner-Architekturen, 1993. - 110, A15, B18 S. Ilmenau : Techn. Univ., Diss., 1993
Erfahrungen mit Petri-Netz-Tools in der Ausbildung für verschiedene Studiengänge. - In: Multimedia und Computeranwendungen in der Lehre, (1992), S. 172-183
A Petri-Net-based method to the design of parallel programs for a multiprocessor system. - In: Parallel processing: CONPAR 92 - VAPP V, (1992), S. 749-754
http://dx.doi.org/10.1007/3-540-55895-0_479
Implementierungsmethodik von Programmen und Entwicklungsumgebungen für modulare Mehrrechner-Prozeßautomatisierungssysteme. - In: Prozeßrechensysteme '91, (1991), S. 304-312
Halbformale Beschreibung von Software zum Zweck ihrer Wiederverwendung. - In: Internationales wissenschaftliches Kolloquium / Technische Hochschule Ilmenau, ISSN 0374-3365, Bd. 36 (1991), 4, S. 787-796
Zur Generation von Software aus Petrinetzen auf der Basis der Markenflußanalyse. - In: Internationales wissenschaftliches Kolloquium / Technische Hochschule Ilmenau, ISSN 0374-3365, Bd. 36 (1991), 4, S. 781-786
Computergestützte Entwicklung von Kommunikationsprotokollen : Spezifikation, Verifikation und Implementierung von Petri-Netzen. - In: Internationales wissenschaftliches Kolloquium / Technische Hochschule Ilmenau, ISSN 0374-3365, Bd. 36 (1991), 4, S. 761-768
Entwurf industrieller Microcomputersysteme : mit 50 Tabellen. - München : Hanser, 1991. - VIII, 333 S. ISBN 3-446-16150-3
Literaturverz. S. 315 - 327