Publications from our group in the Academic Bibliography of TU Ilmenau

Anzahl der Treffer: 189
Erstellt: Thu, 28 Mar 2024 23:11:41 +0100 in 0.1004 sec


Stolze, Thomas; Kramer, Klaus-Dietrich; Fengler, Wolfgang
Tool-assisted hardware selection with "UBCS". - In: Crossing borders within the ABC, (2010), S. 208-210

http://www.db-thueringen.de/servlets/DocumentServlet?id=16951
Pacholik, Alexander; Fengler, Wolfgang; Simon, Tobias
Case study: Verification of a real time operating system. - In: Crossing borders within the ABC, (2010), S. 714-719

http://www.db-thueringen.de/servlets/DocumentServlet?id=17292
Osadchuk, Andriy; Fengler, Wolfgang
Survey of network-on-chip research and modeling approaches. - In: Crossing borders within the ABC, (2010), S. 703-707

http://www.db-thueringen.de/servlets/DocumentServlet?id=17290
Farrag, Manal;
Colored model based testing for software product lines (CMBT-SWPL), 2010. - Online-Ressource (PDF-Datei: 210 S., 12,6 MB) Ilmenau : Techn. Univ., Diss., 2010

In den letzten zehn Jahren hat sich die Domäne "Software-Produktlinie" als eins der vielversprechendsten Paradigmen der Softwareentwicklung entwickelt. Die wichtigsten Vorteile eines solchen Ansatzes sind Verbesserungen in Produktivität, Time to Market, Produktqualität und Kundenzufriedenheit.Um die erforderliche Software-Qualitätssicherung zu erreichen, ist das Testen von Software-Produktlinien von großer Bedeutung. Das Anliegen dieser Arbeit besteht darin, möglichst früh Tests für Software-Produktlinien zu entwickeln und einzuführen, um Fehler in frühen Phasen zu erkennen. Die Kosten werden demzufolge wesentlich gegenüber dem Erkennender Fehler in späteren Phasen reduziert. Die in dieser Arbeit vorgeschlagene Methode ist eine modellbasierte, wiederverwendungsorientierte Testmethode, "Colored Model Based Testing for Software Product Lines" (CMBT-SWPL). CMBT-SWPL ist ein anforderungsbasierter Ansatz für die effeziente Generierung von Tests für Produkte in einer Software-Produktlinie. Dieser Testansatz ist für die Validierung und Verifizierung von Produktlinien vorgesehen.Es ist ein neuartiger Ansatz für Produktlinien-Tests unter Einbeziehung von gefärbten Zustandsdiagrammen (CSCs),wobei die Variabilität in frühen Phasen eines Produktlinienentwicklungsprozesses berücksichtigt wird. Genauer gesagt, wird die Variabilität in die Hauptkomponenten des gefärbten Zustandsdiagramms eingebaut.Dementsprechend wird die Variabilität in den Testfällen aufrecht erhalten, welche sich aus dem Testmodell automatisch generieren lassen.Während des Domain Engineerings wird die CSC aus dem Merkmalmodell abgeleitet.Durch Färbung des States Chart kann das Verhalten mehrerer Varianten von Produktlinien gleichzeitig in einem einzigen Diagramm modelliert werden und somit die Variabilität der Produktlinie früh umgesetzt werden. Das CSC stellt das Testmodell dar,aus der die Testfälle mit Hilfe statistischer Tests abgeleitet werden können.



http://nbn-resolving.de/urn/resolver.pl?urn=urn:nbn:de:gbv:ilm1-2010000335
Pacholik, Alexander;
Entwicklung und Gegenüberstellung von Methoden zur automatisierten Verifikation von ausführbaren Systemspezifikationen, 2010. - Online-Ressource (PDF-Datei: XIV, 214 S., 3,67 MB) Ilmenau : Techn. Univ., Diss., 2010

Für die Entwicklung komplexer eingebetteter Systeme werden Techniken eingesetzt, die eine frühe Validierung der zu entwickelnden Systeme in Bezug auf funktionale Aspekte ermöglichen. Diese Techniken greifen in der Regel auf ausführbare Spezifikationsmodelle zurück. Eingebettete Systeme stellen meist auch Echtzeitsysteme dar. Dabei sind funktionale Anforderungen in der Regel zeitvariant, also zustandsabhängig und besitzen zeitliche Randbedingungen, so dass zeitliche und funktionale Aspekte gemeinsam betrachtet werden müssen. Für die Modellierung solcher ausführbaren Spezifikationen ist der Discrete-Event Formalismus besonders geeignet, da er eine vergleichsweise abstrakte parametrisierbare Beschreibung, unabhängig von Implementierungsdetails, ermöglicht. Für den systematischen Einsatz solcher Discrete-Event Modelle als ausführbare Spezifikationen, werden Methoden und Techniken zur Verifikation benötigt, um eine möglichst frühe Fehlererkennung bei der Systementwicklung zu ermöglichen. Gegenstand der Arbeit ist die Entwicklung und Gegenüberstellung von Methoden, die eine automatisierte Verifikation zeitbeschränkter funktionaler Eigenschaften in ausführbaren Spezifikation ermöglichen. Solche Methoden stehen für komplexe Multi-Domänen Modelle, wie sie in der Arbeit betrachtet werden, noch nicht zur Verfügung. Bei den Betrachtungen werden insbesondere die Spezifika der zugrunde liegenden Modelle und Eigenschaften sowie die möglichst automatisierte Anwendbarkeit der Verifikationsmethoden berücksichtigt.Ausgehend von grundlegenden Erwägungen werden zwei Anwendungsszenarien entwickelt, wobei im ersten Fall die vollständige formale Verifikation im Vordergrund steht und im zweiten Fall eine dynamische Überprüfung der Eigenschaften während der szenariobasierten Simulation favorisiert wird. Für die formale Verifikation wird ein Transformation-basierter Ansatz entwickelt, der eine Transformation des Verifikationsproblems in eine mathematische Beschreibung realisiert. Für die dynamische Überprüfung der Eigenschaften wird ein Assertion-basierter Ansatz benutzt, bei dem die geforderten Eigenschaften als temporallogische Formeln notiert werden. Es werden zur Prüfung der Eigenschaften unterschiedliche Techniken zur algorithmischen Auswertung bzw. zur symbolischen Cosimulation entwickelt. Beide Ansätze sind prototypisch für die Entwicklungsumgebung MLDesigner realisiert worden. Ausgehend von den Ergebnissen der Validierung werden Abschätzungen für das weitere Potential der Ansätze abgeleitet. Abschließend werden die Ansätze vergleichend gegenübergestellt und bewertet.



http://www.db-thueringen.de/servlets/DocumentServlet?id=16474
Müller, Marcus; Klöckner, Johannes; Fengler, Wolfgang
Bit accurate timing analysis on a frame based CAN model. - In: IFAC Proceedings Volumes, ISSN 1474-6670, Bd. 42 (2009), 21, S. 114-119

This paper presents an approach to model the communication protocol CAN on a level that abstracts from the bit representation in order to significantly reduce simulation time for models of distributed applications on heterogeneous communication clusters. A central part of the approach lies in the definition of methods to abstract bit-based behaviour into a frame based model, but to preserve important timing and error characteristics, for which the calculation of the transmitted frame length is an important aspect. The approach uses apriori simulations to determine specific model parameters like stuff bit distribution and error propabilities. An error classification has been conducted to represent the inherent CAN error handling on frame level, detemining the exact number of bit times, after which a transmission error has been detected, to ensure a high grade of accuracy.



https://doi.org/10.3182/20091006-3-ES-4010.00022
Stolze, Thomas; Kramer, Klaus-Dietrich; Fengler, Wolfgang
Benchmarks und Vergleich von MCUs und CPUs : ein universelles System für den Vergleich von Eigenschaften und Leistungsfähigkeit. - In: Tagungsband, (2009), S. 530-535

Müller, Marcus; Klöckner, Johannes; Fengler, Wolfgang; Täschner, Christian; Vangelov, Todor
Grafische Programmierung und Code-Generierung für Mikroprozessoren mit MatLab-Simulink. - In: 10. Workshop "Mikrocontroller-Applikation, eingebettete Systeme", (2009), S. 9-12

Dieser Beitrag soll einen Einblick in die Möglichkeiten zur Entwicklung von Software für eingebettete Mikroprozessoren mit MatLab/Simulink bieten. Dabei wird neben der Modellierung mit Bibliotheksfunktionen auf die Erstellung spezifischer Funktionen eingegangen, bevor die Besonderheiten der plattformspezifischen Modellierung und der Co-degenerierung mit Targets erläutert werden. Als Anwendungsbeispiel wird die Target-Entwicklung für den PIC18F452 vorgestellt und ein Ausblick auf weitere Möglichkeiten für Targets für komplexe verteilte eingebettete Systeme gegeben.



Klöckner, Johannes; Müller, Marcus; Fengler, Wolfgang; Huang, Yixin
Modeling approach for networked embedded systems with heterogeneous communication - modeling common gateway functionalities for interconnection. - In: Signal processing, systems modeling and control, ISBN 978-989-674001-6, (2009), S. 230-233