Thema

Hardwaresimulatoren und –beschreibungseditoren für Eclipse

Typ:: Projektseminar
Betreuer:: Dr.-Ing. Florian Liers
Bearbeiter:: Stefan Aschenbach
Martin Greiner
Mario Mlynek
Status:: abgeschlossen
Abstract:: Im Rahmen unseres Projektseminares sollten Plugins für die Eclipse IDE gefunden, getestet und auf ihre Einsetzbarkeit in einem Praktikum hin bewertet werden. Dabei waren alle
Plugins von Interesse, die eine Unterstützung des Designprozesses beginnend von einer grafischen Eingabe und Code Erzeugung über Debug, Simulation und Analyse bis hin zur Erzeugung von Executables(für uC Programmierung) oder Netzlisten (für FPGA Programmierung) bringen.
In dem Praktikum soll mittels einer Kombination von Plugins, die Entwicklung von digitaler Hardware(z.B. FPGA) oder von Software für Microcontroller vom heimischen PC aus komplett in der Eclipse IDE möglich sein.

Es zeigte sich, dass bei Eclipse Plugins momentan noch eine Lücke zwischen Entwicklung auf hohem, hardwareunabhängigen Abstraktionslevel und dem Schritt auf eine Nicht-PC
Zielplattform klafft. Diese soll aber in Zukunft durch die Eclipse DSDP (Device Software Development Platform) geschlossen werden. Zur Logikentwicklung und -simulation auf funktionaler Ebene(VHDL), bietet sich das Signs Plugin für einen Einsatz im Praktikum an. Andere Plugins waren entweder nur halbfertig, instabil oder im Funktionsumfang zu eingeschränkt, um in einem Praktikum eingesetzt
werden zu können.

Thema

Linux-Evaluierung für FPGAs am Beispiel eines Virtex II Pro

Typ:: Hauptseminar
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Stefan Aschenbach
Mario Mlynek
Michael Roßberg
Status:: abgeschlossen
Abstract:

Thema

Sicherstellung und Verbesserung der Qualität von embedded Software durch ein Methodenhandbuch

Typ:: Diplomarbeit
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Bearbeiter:: Thomas Dingler
Status:: abgeschlossen
Abstract:

Thema

Testmethoden zum IP-basierten Entwurf von FPGAs

Typ:: Diplomarbeit
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Raimund Ubar
Bearbeiter:: Knut Hermann
Status:: abgeschlossen
Abstract:: Die vorliegende Arbeit beschreibt einen automatisierten Ansatz für Design-for-Testability Integration in Modul-basierten digitalen Schaltungen. Dieser ermöglicht das Mitschneiden der funktionalen Testdaten, das Durchführen der Fehlersimulation sowie das anschließende Erzeugen und Einbinden von Logik zur Fehlerüberwachung in die Hardwarebeschreibung des Systems. Alternativ, falls keine ausreichende Fehlerabdeckung erzielt wurde, wird eine Fehlersimulation mit pseudozufäallig generierten Testvektoren durchgeführt. Führt diese zu einer besseren Testabdeckung, wird eine entsprechende Selbsttestlogik (BIST) in das System integriert. Der Ansatz wurde in einer Anwendung namens TTbist realisiert. Verschiedene Experimente zeigen, dass eine gute Fehlerabdeckung für arithmetische und kryptographische Schaltungen erreicht werden kann.

Thema

Einführung in die FPGA-Programmierung anhand des Max+Plus II-Systems und dem UP2-Board von ALTERA

Typ:: Studienarbeit
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Friedemann Schoener
Status:: abgeschlossen
Abstract:

Thema

Automatennetzentwurf im Team mit JGIFT

Typ:: Diplomarbeit
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Maik Bloß
Status:: abgeschlossen
Abstract:

Thema

Umsetzung paralleler Automaten in Hardwarebeschreibungssprachen

Typ:: Projektseminar
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Kalin Getov
Tobias Kuschke
Status:: abgeschlossen
Abstract:

Thema

Realisierung eines mobilen drahtlosen Überwachungssystems für Anwendungen in der Güterwirtschaft

Typ:: Diplomarbeit
Betreuer:: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Christian Mayer
Status:: abgeschlossen
Abstract:

Thema

Untersuchungen zur Eignung drahtloser Kommunikationstechniken in der Gebäude und Industrieautomation

Typ:: Diplomarbeit
Betreuer:: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Ralf Thun
Status:: abgeschlossen
Abstract:

Thema

IP-core basierter Entwurf von Hard-/Softwaresystemen

Typ:: Diplomarbeit
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Bearbeiter:: Matthias Weyh
Status:: abgeschlossen
Abstract:

Thema

Umsetzung paralleler Automaten in SPS am Beispiel Simatic S7

Typ:: Hauptseminar
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Holger Betz
Robert Boller
Robin Hausdörfer
Christian Suffa
Status:: abgeschlossen
Abstract:

Thema

Implementierung von IP-Cores für FPGA's

Typ:: Hauptseminar
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Dr. Ausama Yousef
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Matthias Einwag
Martin Greiner
Status:: abgeschlossen
Abstract:

Thema

Software-Realisierung von FSMs

Typ:: Projektseminar
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Alexander Grotkopp
Tino Jungebloud
Christoph Kessler
Steffen Schmidt
Status:: abgeschlossen
Abstract:

Thema

Prozessoren als IP-Cores für FPGAs

Typ:: Hauptseminar
Betreuer:: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Ferdinand Grossmann
Knut Hermann
Status:: abgeschlossen
Abstract:

Thema

Erarbeitung einer FSM-Beispielsammlung

Typ:: Projektseminar
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Claudius Gläser
Ronny Niegowski
Status:: abgeschlossen
Abstract:: Verschiedene Realisierungsvarianten des Entwurfes mit unterschiedlichen Werkzeugen am Beispiel werden Pumpensteuerung und Ampelsteuerung vergleichen und als .dcb und .ddv Dateien bereitgestellt.

Thema

DCF77-FSM-Chronometer

Typ:: Projektseminar
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Ferdinand Grossmann
Knut Hermann
Sebastian Hörnlein
Micheal Menges
Stefan Ulbrich
Status:: abgeschlossen
Abstract:

Thema

Erarbeitung eines Tutorials für die MPLAB-IDE

Typ:: Studienarbeit
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Dennis Reichenbach
Stefan Zeisler
Status:: abgeschlossen
Abstract:

Thema

Erarbeitung eines Tutorials für die Quartus II Entwicklungsumgebung

Typ:: Studienarbeit
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Steffen Schmidt
Status:: abgeschlossen
Abstract:

Thema

System-on-a-Chip Design

Typ:: Hauptseminar
Betreuer:: Dr. Ausama Yousef
Dr.-Ing. Todor Vangelov
Bearbeiter:: Xiaofeng Fan
Yixin Huang
Status:: abgeschlossen
Abstract:

Thema

SystemC und ArchC

Typ:: Hauptseminar
Betreuer:: Dr. Ausama Yousef
Dr.-Ing. Todor Vangelov
Bearbeiter:: Min Qu
Yifeng Tang
Jian Xu
Status:: abgeschlossen
Abstract:: SystemC ist eine C++ Open-Source-Klassenbibliothek. Sie dient als Systemspezifikations- und Modellierungssprache für die Modellierung von Hardware und Software auf verschiedenen Abstraktionsebenen. In dem Hauptseminar wird der Unterschied zwischen C++ und SystemC erläutert. Weiter wird die Struktur von SystemC beschrieben. Die Grundelemente von SystemC wie Module, Ports, Interface, Channels, Prozesse und Events, werden erklärt. SystemC kann unter Linux oder auch unter Windows betrieben werden.

ArchC ist eine Architekturbeschreibungssprache. Sie basiert auf SystemC und kann für die Beschreibung von Prozessorarchitekturen sowie Speicherhierarchien eingesetzt werden. Im Hauptseminar wird zuerst den internen Aufbau des MIPS1-Prozessors erläutert. Auf dieser Grundlage wird dann die Architektur des Prozessors mit ArchC beschrieben. In ArchC wird zwei Beschreibungsarten unterschieden Instruction Set Architecture und Architecture Resources. Mit diesen zwei Beschreibungen erzeugt ArchC „Interpreted Simulator“ (verwendet in SystemC). Durch den Interpreted Simulator kann das ArchC-Programm in SystemC-Programm übersetzt werden.

SystemC zählt zu den Hardwarebeschreibungssprachen und wird in der Entwicklung und Simulation digitaler Schaltungen eingesetzt. ArchC ist eine Architekturbeschreibungssprache, basiert auf SystemC. Im Hauptseminar wird eine Verbindung zwischen beiden Sprachen in Umgebung von Linux untergesucht. Anhand von acsim wird ein „interpreted simulator“ für eine beistimmte Architektur erzeugt. Gleichfalls wird mit Hilfe von accsim auch ein „compiled simulator“ erzeugt. Auf diesen Simulatoren werden einige Zielapplikationen geladen, sodass die neue Architektur evaluiert werden kann.

Thema

Untersuchungen zu Werkzeugen für den System-on-Chip-Entwurf

Typ:: Hauptseminar
Betreuer:: Dr.-Ing. Heinz- Dietrich Wuttke
Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Christian Boigs
Christoph Kuznik
Markus Schweitzer
Status:: abgeschlossen
Abstract:: Um der Komplexität und dadurch entstehenden Problemen bei der Implementierung von Hardwarebeschreibungen entgegen zu wirken, wurden gegen Ende der 90er Jahre IP-Cores eingeführt, welche den ASIC2-Designer der Systems on Chip, also Systeme die sich auf einem einzigen Chip benden, entwickelt zu unterstützen. In den 90er Jahren wurden Schaltungen und Bausteine so komplex, dass bei der Entwicklung auf höheren Ebenen gearbeitet werden musste. Auf dieser Entwurfsebene werden mehrere Entwurfsblöcke, die sogenannten IP-Cores zu einem System on Chip zusammengesetzt und verbunden. In der Arbeit werden aktuelle Trends, Tools und Standards vorgestellt.

Thema

Konzeption einer C-Export-Schnittstelle für das GIFT-System

Typ:: Studienarbeit
Betreuer:: Dr.-Ing. Prof. h. c. Karsten Henke
Bearbeiter:: Andre Zschenker
Status:: abgeschlossen
Abstract:

TU Ilmenau (Homelink)

Studentische Arbeiten

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema

Thema