Studentische Arbeiten
Filter
Integrierte HW/SW-Systeme
Thema
Erweiterung des GAL Programmers
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Prof. h. c. Karsten Henke
Dr.-Ing. Steffen Ostendorff
- Status:
- abgeschlossen
- Abstract:
Thema
Analyse und Konzeption von FPGA-basierten Strukturtests für Sensorleiterplatten
- Typ:
- Masterarbeit
- Betreuer:
-
Dr.-Ing. Heinz- Dietrich Wuttke
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Stefan Vogel
- Status:
- abgeschlossen
- Abstract:
Thema
Entwicklung eines Software-Simulators für den ROBSY Prozessor
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Alexander Katzmann
Christian Lutze
B. sc. Tobias Vietzke
- Status:
- abgeschlossen
- Abstract:
Thema
Smart Grid Maturity Model (Group Studies)
- Betreuer:
-
Dipl.-Ing. Sven Bohn
- Bearbeiter:
-
Banuchandar Mohanarama
Chaitali Bafna
Abilasha Chandrasekaran
- Status:
- abgeschlossen
- Abstract:
Thema
Erstellung von PSL Beschreibungen zur Verifikation des ROBSY Prozessors
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
- Bearbeiter:
-
Daniel Stanko
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar
Thema
Implementierung von Pipelining für den ROBSY Prozessor
- Typ:
- Bachelorarbeit, Masterarbeit
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
- Bearbeiter:
-
Paul Harig
- Status:
- abgeschlossen
- Abstract:
Thema
Untersuchung und Vergleich der Synthese-Ergebnisse von verschiedenen Prozessor-Varianten
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Paul Harig
Karsten Hohmeier
Torsten Reissland
- Status:
- abgeschlossen
- Abstract:
Thema
Recherche zur Konfiguration und Befehlssatz Erweiterung der Nios II und Microblaze Prozessoren
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
- Bearbeiter:
-
Daniel Seichter
- Status:
- abgeschlossen
- Abstract:
Thema
Untersuchung von Altera Programmierverfahren und Implementierung auf Eingebetteten Systemen
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Prof. h. c. Karsten Henke
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Silvia Krug
- Status:
- abgeschlossen
- Abstract:
- Nicht verfügbar
Thema
Entwicklung eines intelligenten IEEE1149.1 I/O Moduls
- Typ:
- Bachelorarbeit
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Daniel Stanko
- Status:
- abgeschlossen
- Abstract:
Thema
Untersuchung und Umsetzung einer automatischen VHDL Generierung von elementaren Funktionen für Testalgorithmen in FPGAs
- Typ:
- Bachelorarbeit
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Orlando Petsch
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar
Thema
Realisierung und Auswertung verschiedener Ansätze zur Lösung von Problemen auf Graphen
- Typ:
- Projektseminar
- Betreuer:
-
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Tom Buschbeck
- Status:
- abgeschlossen
- Abstract:
- Nicht verfügbar
Thema
Recherche zu NISC
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
René Scheibe
- Status:
- abgeschlossen
- Abstract:
- k.A.
Thema
Entwurf eines SPI Flash und I2C EEPROM Simulationsmodells für FPGA basierte Tests mit VHDL und PSL
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Christian Hergenröder
- Status:
- abgeschlossen
- Abstract:
- Nicht verfügbar
Thema
Umsetzung und Demonstration von partieller dynamischer Rekonfiguration von FPGAs
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Wilhelm Winterstein
- Status:
- abgeschlossen
- Abstract:
Thema
Recherche zu partieller dynamischer Rekonfiguration von FPGAs
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Christian Hergenröder
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar
Thema
Untersuchung der Nutzbarkeit von Java RMI als Kommunikationsschnittstelle zu FPGA-basierten Co-Prozessoren
- Typ:
- Bachelorarbeit
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Folker Schwesinger
- Status:
- abgeschlossen
- Abstract:
- Diese Arbeit beschreibt die Anbindung von FPGA–basierten Co–Prozessoren an Standard PC–
Systeme. Die Anwenderprogramme beider Teilsysteme sind mithilfe von Java Technologie implementiert.
Das Konzept zur Daten¨ubertragung der Java–Anwendungen ist in einem Demonstrationssystem
realisiert. Das vorgestellte System setzt sich aus einem Standard–PC und der
Xilinx ML505 Evaluation Plattform zusammen. Auf dem FPGA–Board kommt der Java Optimized
Processor (JOP) als Java–basierter Co–Prozessor zum Einsatz. Ein an Java Remote
Method Invocation (RMI) angelehntes Transportsystem wurde zum Austausch von Java Objekten
¨uber PCI Express entwickelt. In diesem Zusammenhang wurde die Frage beantwortet,
weshalb Java RMI nicht direkt zur Kommunikation zwischen den Anwendungen im FPGA–
System und Standard–PC genutzt werden kann. Das vorgestellte Demonstrationssystem wird in
einer Anwendung zur Radardatenverarbeitung der EADS Deutschland GmbH eingesetzt. Diese
Anwendung wird zur Evaluierung von Teilergebnissen aus dem von der Europ¨aischen Kommission
gef¨orderten Projekt Java Environment for Parallel Realtime Development (JEOPARD)
genutzt.
Thema
Recherche zum OpenJTAG Projekt
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Wilhelm Winterstein
- Status:
- abgeschlossen
- Abstract:
Thema
Implementieren eines Mico32 Prozessors auf einem FPGA
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Tim Venter
- Status:
- abgeschlossen
- Abstract:
- Nicht verfügbar
Thema
Entwurf einer automatischen Dokumentation von Statemachines aus VHDL Code
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Folker Schwesinger
- Status:
- abgeschlossen
- Abstract:
- Nicht verfügbar
Thema
Untersuchungen zur Modularisierung und Parametrisierung eines VHDL Prozessors zur automatischen Erzeugung von Prozessor Derivaten
- Typ:
- Bachelorarbeit
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Stefan Vogel
- Status:
- abgeschlossen
- Abstract:
Thema
Kompressionsalgorithmen
- Typ:
- Hauptseminar
- Betreuer:
-
Dipl.-Inf. Philipp Drieß
Dipl.-Inf. Stephan Bärwolf
- Bearbeiter:
-
Michael Kirchhoff
- Status:
- abgeschlossen
- Abstract:
Thema
Recherche zu PSL (Property Specification Language)
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
A. Philipp Höhne
- Status:
- abgeschlossen
- Abstract:
Thema
Recherche zu High Level Decision Diagrams und deren Funktionsweise
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Pavlo Kalashnikov
- Status:
- abgeschlossen
- Abstract:
Thema
Control Group Scheduler
- Typ:
- Hauptseminar
- Betreuer:
-
Dipl.-Inf. Philipp Drieß
Dipl.-Inf. Stephan Bärwolf
- Bearbeiter:
-
Gabriel Welsche
- Status:
- abgeschlossen
- Abstract:
Thema
Vergleich verfügbarer SDR-Plattformen zur Entwicklung von MAC Protokollen
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Andre Puschmann
- Status:
- abgeschlossen
- Abstract:
Thema
Systembeschreibung mittels VHDL/SystemC/C am Beispiel eines Prozessors
- Typ:
- Bachelorarbeit
- Betreuer:
-
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Tafil Kajtazi
- Status:
- abgeschlossen
- Abstract:
Thema
Implementierung von Algorithmen zur Ansteuerung einer SD-Karte in Hardware (VHDL)
- Typ:
- Projektseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
B. sc. Tobias Vietzke
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar
Thema
Recherche zu Möglichkeiten der Ressourcenschätzung von RTDL Beschreibungen bei der Umsetzung auf FPGAs
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
- Bearbeiter:
-
Daniel Stanko
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar
Thema
Recherche zu Möglichkeiten der Hardware-Kompilierung
- Typ:
- Hauptseminar
- Betreuer:
-
Dr.-Ing. Steffen Ostendorff
Dr.-Ing. Jorge Hernán Meza Escobar
Dipl.-Math. Jörg Sachße
- Bearbeiter:
-
Christian Hergenröder
- Status:
- abgeschlossen
- Abstract:
- nicht verfügbar