INHALTE
Bachelor-/Masterarbeitsthemen
| Thema: | VHDL/Verilog-Implementierung eines IEC18000-63 Type C konformen Protokolls für UHF-RFID-Tags (860MHz-960MHz) mit extrem niedrigem Leistungsverbrauch |
| Zeitrahmen: | nach Vereinbarung mindestens 3 Monate |
| Kenntnisse: | Digitale Schaltungstechnik und Kenntnisse im Entwurf integrierter Systeme, VHDL/Verilog, Entwurfswerzeuge von XILINX/Altera |
| Ansprechpartner: | Dr.-Ing. Steffen Arlt |
| Thema: | Optimierung eines vorhandenen integrierten UHF-RFID-Tag Analog-Frontends (860MHz-960MHz) in einer 40 nm-Technologie und Überführung in ein IC-Layout |
| Zeitrahmen: | nach Vereinbarung mindestens 3 Monate |
| Kenntnisse: | Analoge integrierte Schaltungstechnik, Hochfrequenztechnik, Optional Kenntnisse der Entwurfswerkzeuge von Cadence |
| Ansprechpartner: | Dr.-Ing. Steffen Arlt Dr.-Ing. Dominik Krauße |
| Thema: | Aufbau eines Evaluierungssystems für Long-Range UHF-RFID Anwendungen (860MHz-960MHz) zur Reichweitenoptimierung |
| Zeitrahmen: | nach Vereinbarung mindestens 3 Monate |
| Kenntnisse: | Grundlagen in analoger und digitaler Schaltungstechnik, Grundkenntnisse im Umgang mit der Programmiersprache C |
| Ansprechpartner: | Dr.-Ing. Steffen Arlt Dr.-Ing. Dominik Krauße |