Hardwarebeschreibungssprachen: Verilog, VHDL - Modultafeln der TU Ilmenau

Digitale Schaltungstechnik, Entwurf integrierter Systeme

Die Studierenden sind in der Lage, auf verschiedenen Abstraktionsniveaus mittels einer Hardwarebeschreibungssprache zu modellieren. Sie besitzen die Fach- und Methodenkompedenz, die Modelle für Verifikation und Synthese entsprechend zu konfektionieren. Dabei sind sie in der Lage, applikationsspezifisch verschiedene Modellierungssprachen geeignet einzusetzen.

Motiviation/Vorteile der Nutzung von Hardwarebeschreibungssprachen, Erlernen der syntaktischen Grundelemente von VHDL und Verilog, Überblick über gängige Simulations- und Synthesewerkzeuge, Unterschiede zwischen Hardwarebeschreibungssprachen Verilog und VHDL, Simulation von VHDL-Designs, Synthesegerechte VHDL-Modellierung, Alternative Beschreibungskonzepte mit SystemC

Powerpoint-Präsentation, Folien, Tool-Präsentation mittels Beamer

Hunter, R.D.; Johnson, T.T.: Indruction to VHDL, Springer US 1995
Sjoholm, St.; Lindh, L.: VHDL for Designers, Prentice Hall 1996
Reichard, J.: VHDL-Synthese, Oldenbourg 2009
Hoppe, B.: Verilog, Oldenbourg 2006

Pflichtevaluation:

WS 2014/15 (Fach)

Freiwillige Evaluation:

Hospitation: