Technische Universität Ilmenau

Hardwarebeschreibungssprachen: Verilog, VHDL - Modultafeln der TU Ilmenau

Die Modultafeln sind ein Informationsangebot zu unseren Studiengängen. Rechtlich verbindliche Angaben zum Verlauf des Studiums entnehmen Sie bitte dem jeweiligen Studienplan (Anlage zur Studienordnung). Bitte beachten Sie diesen rechtlichen Hinweis. Angaben zum Raum und Zeitpunkt der einzelnen Lehrveranstaltungen entnehmen Sie bitte dem aktuellen Vorlesungsverzeichnis.

Modulinformationen zum Modul 100256 - allgemeine Informationen
Modulnummer100256
FakultätFakultät für Elektrotechnik und Informationstechnik
Fachgebietsnummer 2144 (Elektronische Schaltungen und Systeme)
Modulverantwortliche(r)Prof. Dr. Ralf Sommer
Voraussetzungen
Lernergebnisse

siehe Fächerbeschreibungen

Spezifik im Studiengang Bachelor Ingenieurinformatik 2013
ModulnameHardwarebeschreibungssprachen: Verilog, VHDL
Leistungspunkte5
VerpflichtungWahlpflicht
ModulabschlussEinzelleistungen
Details zum Abschluss
Fachinformationen zu Fachnummer 100256 - allgemeine Informationen
Fachnummer100256
FakultätFakultät für Elektrotechnik und Informationstechnik
Fachgebietsnummer2144 (Elektronische Schaltungen und Systeme)
Fachverantwortliche(r)Prof. Dr. Ralf Sommer
SpracheDeutsch
TurnusWintersemester
Vorkenntnisse

Digitale Schaltungstechnik, Entwurf integrierter Systeme

Lernergebnisse

Die Studierenden sind in der Lage, auf verschiedenen Abstraktionsniveaus mittels einer Hardwarebeschreibungssprache zu modellieren. Sie besitzen die Fach- und Methodenkompedenz, die Modelle für Verifikation und Synthese entsprechend zu konfektionieren. Dabei sind sie in der Lage, applikationsspezifisch verschiedene Modellierungssprachen geeignet einzusetzen.

Inhalt

Motiviation/Vorteile der Nutzung von Hardwarebeschreibungssprachen, Erlernen der syntaktischen Grundelemente von VHDL und Verilog, Überblick über gängige Simulations- und Synthesewerkzeuge, Unterschiede zwischen Hardwarebeschreibungssprachen Verilog und VHDL, Simulation von VHDL-Designs, Synthesegerechte VHDL-Modellierung, Alternative Beschreibungskonzepte mit SystemC

Medienformen

Powerpoint-Präsentation, Folien, Tool-Präsentation mittels Beamer

Literatur

Hunter, R.D.; Johnson, T.T.: Indruction to VHDL, Springer US 1995
Sjoholm, St.; Lindh, L.: VHDL for Designers, Prentice Hall 1996
Reichard, J.: VHDL-Synthese, Oldenbourg 2009
Hoppe, B.: Verilog, Oldenbourg 2006

Lehrevaluation

Pflichtevaluation:

WS 2014/15 (Fach)

Freiwillige Evaluation:

 

Hospitation:

Spezifik im Studiengang Bachelor Elektrotechnik und Informationstechnik 2013
FachnameHardwarebeschreibungssprachen: Verilog, VHDL
Prüfungsnummer2100405
Leistungspunkte5
Präsenzstudium (h)45
Selbststudium (h)105
VerpflichtungPflicht
Abschlussmündliche Prüfungsleistung, 30 Minuten
Details zum Abschluss
max. Teilnehmerzahl
Spezifik im Studiengang Bachelor Ingenieurinformatik 2013
FachnameHardwarebeschreibungssprachen: Verilog, VHDL
Prüfungsnummer2100405
Leistungspunkte5
Präsenzstudium (h)45
Selbststudium (h)105
VerpflichtungWahlpflicht
Abschlussmündliche Prüfungsleistung, 30 Minuten
Details zum Abschluss
max. Teilnehmerzahl

Informationen und Handreichungen zur Pflege von Modul- und Fachbeschreibungen durch den Modul- oder Fachverantwortlichen finden Sie auf den Infoseiten zum Modulkatalog.