Technische Universität Ilmenau

Hardwarebeschreibungssprachen: Verilog, VHDL - Modultafeln der TU Ilmenau

Die Modultafeln sind ein Informationsangebot zu den Studiengängen der TU Ilmenau.

Die rechtsverbindlichen Studienpläne entnehmen Sie bitte den jeweiligen Studien- und Prüfungsordnungen (Anlage Studienplan).

Alle Angaben zu geplanten Lehrveranstaltungen finden Sie im elektronischen Vorlesungsverzeichnis.

Informationen und Handreichungen zur Pflege von Modulbeschreibungen durch die Modulverantwortlichen finden Sie unter Modulpflege.

Hinweise zu fehlenden oder fehlerhaften Modulbeschreibungen senden Sie bitte direkt an modulkatalog@tu-ilmenau.de.

Modulinformationen zu Hardwarebeschreibungssprachen: Verilog, VHDL im Studiengang Bachelor Elektrotechnik und Informationstechnik 2013
Modulnummer100256
Prüfungsnummer2100405
FakultätFakultät für Elektrotechnik und Informationstechnik
Fachgebietsnummer 2144 (Elektronische Schaltungen und Systeme)
Modulverantwortliche(r)Prof. Dr. Ralf Sommer
TurnusWintersemester
SpracheDeutsch
Leistungspunkte5
Präsenzstudium (h)45
Selbststudium (h)105
VerpflichtungPflichtmodul
Abschlussmündliche Prüfungsleistung, 30 Minuten
Details zum Abschluss
Anmeldemodalitäten für alternative PL oder SL
max. Teilnehmerzahl
Vorkenntnisse

Digitale Schaltungstechnik, Entwurf integrierter Systeme

Lernergebnisse und erworbene Kompetenzen

Die Studierenden sind in der Lage, auf verschiedenen Abstraktionsniveaus mittels einer Hardwarebeschreibungssprache zu modellieren. Sie besitzen die Fach- und Methodenkompedenz, die Modelle für Verifikation und Synthese entsprechend zu konfektionieren. Dabei sind sie in der Lage, applikationsspezifisch verschiedene Modellierungssprachen geeignet einzusetzen.

Inhalt

Motiviation/Vorteile der Nutzung von Hardwarebeschreibungssprachen, Erlernen der syntaktischen Grundelemente von VHDL und Verilog, Überblick über gängige Simulations- und Synthesewerkzeuge, Unterschiede zwischen Hardwarebeschreibungssprachen Verilog und VHDL, Simulation von VHDL-Designs, Synthesegerechte VHDL-Modellierung, Alternative Beschreibungskonzepte mit SystemC

Medienformen

Powerpoint-Präsentation, Folien, Tool-Präsentation mittels Beamer

Zugang zum Online-Kurs (Moodle)

Literatur

Hunter, R.D.; Johnson, T.T.: Indruction to VHDL, Springer US 1995
Sjoholm, St.; Lindh, L.: VHDL for Designers, Prentice Hall 1996
Reichard, J.: VHDL-Synthese, Oldenbourg 2009
Hoppe, B.: Verilog, Oldenbourg 2006

Lehrevaluation

Pflichtevaluation:

WS 2014/15 (Fach)

Freiwillige Evaluation:

 

Hospitation: