Hardware Description Languages: Verilog, VHDL - Interactive curriculae of TU Ilmenau

The interactive curriculae provide information on the degree programmes offered by the TU Ilmenau.

Please refer to the respective study and examination rules and regulations for the legally binding curricula (Annex Curriculum).

You can find all details on planned lectures and classes in the course catalogue.

Please note that this page is no longer updated. All modules and study plans from PO version 2021 onwards (Bachelor and Master study programs) are now available on the Campus Portal.

module properties Hardware Description Languages: Verilog, VHDL in degree program Bachelor Elektrotechnik und Informationstechnik 2021
module number	200585
examination number	2100927
department	Department of Electrical Engineering and Information Technology
ID of group	2144 (Electronic Circuits and Systems)
module leader	Prof. Dr. Ralf Sommer
term	winter term only
language	Deutsch
credit points	5
on-campus program (h)	45
self-study (h)	105
obligation	obligatory module
exam	oral examination performance, 20 minutes
details of the certificate
link to Moodle course	https://moodle.tu-ilmenau.de/course/view.php?id=3749
teacher	Dr.-Ing. Arlt, Steffen
signup details for alternative examinations
maximum number of participants
previous knowledge and experience	Digitale Schaltungstechnik, Entwurf integrierter Systeme
learning outcome	Die Studierenden sind nach der Vorlesung und dazu gehörigen Übungen in der Lage, auf verschiedenen Abstraktionsniveaus mittels einer Hardwarebeschreibungssprache zu modellieren. Sie besitzen die Fach- und Methodenkompetenz, die Modelle für Verifikation und Synthese entsprechend zu konfektionieren. Dabei sind sie in der Lage, applikationsspezifisch verschiedene Modellierungssprachen geeignet einzusetzen.
content	Motivation/Vorteile der Nutzung von Hardwarebeschreibungssprachen, Erlernen der syntaktischen Grundelemente von VHDL, Überblick über gängige Simulations- und Synthesewerkzeuge, Unterschiede zur Hardwarebeschreibungssprache Verilog, Simulation von VHDL-Designs, Synthesegerechte VHDL-Modellierung, Alternative Beschreibungskonzepte (SystemC) Praktikumsinhalt: praktische Übungen unter Verwendung der Simulations- und Synthesewerkzeuge von Synopsys
media of instruction and technical requirements for education and examination in case of online participation	Powerpoint-Präsentation, Folien, Tool-Präsentation mittels Beamer
literature / references	Hunter, R.D.; Johnson, T.T.: Indruction to VHDL, Springer US 1995 Sjoholm, St.; Lindh, L.: VHDL for Designers, Prentice Hall 1996 Reichard, J.: VHDL-Synthese, Oldenbourg 2009 Hoppe, B.: Verilog, Oldenbourg 2006
evaluation of teaching