Hardwarebeschreibungssprachen: Verilog, VHDL - Interaktive Studienpläne der TU Ilmenau
Die Interaktiven Studienpläne sind ein Informationsangebot zu den Studiengängen der TU Ilmenau.
Die rechtsverbindlichen Studienpläne entnehmen Sie bitte den jeweiligen Studien- und Prüfungsordnungen (Anlage Studienplan).
Alle Angaben zu geplanten Lehrveranstaltungen finden Sie im elektronischen Vorlesungsverzeichnis.
Bitte beachten Sie, dass auf dieser Seite keine Aktualisierungen mehr vorgenommen werden. Alle Module und Studienpläne ab der PO-Version 2021 (Bachelor- und Master-Studiengänge) sind ab sofort im Campus-Portal erreichbar.
| Modulinformationen zu Hardwarebeschreibungssprachen: Verilog, VHDL im Studiengang Bachelor Elektrotechnik und Informationstechnik 2021 | |
|---|---|
| Modulnummer | 200585 |
| Prüfungsnummer | 2100927 |
| Fakultät | Fakultät für Elektrotechnik und Informationstechnik |
| Fachgebietsnummer | 2144 (Elektronische Schaltungen und Systeme) |
| Modulverantwortliche(r) | Prof. Dr. Ralf Sommer |
| Turnus | Wintersemester |
| Sprache | Deutsch |
| Leistungspunkte | 5 |
| Präsenzstudium (h) | 45 |
| Selbststudium (h) | 105 |
| Verpflichtung | Pflichtmodul |
| Abschluss | mündliche Prüfungsleistung, 20 Minuten |
| Details zum Abschluss | |
| Link zum Moodle-Kurs | https://moodle.tu-ilmenau.de/course/view.php?id=3749 |
| Lehrende | Dr.-Ing. Arlt, Steffen |
| Anmeldemodalitäten für alternative PL oder SL | |
| max. Teilnehmerzahl | |
| Vorkenntnisse | Digitale Schaltungstechnik, Entwurf integrierter Systeme |
| Lernergebnisse und erworbene Kompetenzen | Die Studierenden sind nach der Vorlesung und dazu gehörigen Übungen in der Lage, auf verschiedenen Abstraktionsniveaus mittels einer Hardwarebeschreibungssprache zu modellieren. Sie besitzen die Fach- und Methodenkompetenz, die Modelle für Verifikation und Synthese entsprechend zu konfektionieren. Dabei sind sie in der Lage, applikationsspezifisch verschiedene Modellierungssprachen geeignet einzusetzen. |
| Inhalt | Motivation/Vorteile der Nutzung von Hardwarebeschreibungssprachen, Erlernen der syntaktischen Grundelemente von VHDL, Überblick über gängige Simulations- und Synthesewerkzeuge, Unterschiede zur Hardwarebeschreibungssprache Verilog, Simulation von VHDL-Designs, Synthesegerechte VHDL-Modellierung, Alternative Beschreibungskonzepte (SystemC) Praktikumsinhalt:
|
| Medienformen und technische Anforderungen bei Lehr- und Abschlussleistungen in elektronischer Form | Powerpoint-Präsentation, Folien, Tool-Präsentation mittels Beamer |
| Literatur | Hunter, R.D.; Johnson, T.T.: Indruction to VHDL, Springer US 1995 |
| Lehrevaluation | |