Hardwarebeschreibungssprachen: Verilog, VHDL

Verantwortlicher: Dr.-Ing. Steffen Arlt

Zielgruppen:  5. Fachsemester EIT, II, MT
 

Lehrinhalt

  • Motivation/Vorteile der Nutzung von Hardwarebeschreibungssprachen
  • Einordnung in die Designsystematik elektronischer Systeme
  • Erlernen der syntaktischen Grundelemente von VHDL und Verilog
  • Spezifische Eigenschaften von VHDL und Verilog
  • Unterschiede und Gemeinsamkeiten der beiden Hardwarebeschreibungssprachen
  • Simulation von Designs
  • Synthesegerechte Modellierung
  • Entwurfsbeispiele
 

Praktikum

  • Umsetzung einer Aufgabenstellung in VHDL oder Verilog
  • Simulation und Synthese eines Systems unter Verwendung von Xilinx Designwerkzeugen
  • Implementation auf einer FPGA Plattform

 

Hinweise zur Lehre im Wintersemester 2022/2023

 

Die Vorlesungen und Seminare finden als Präsenzveranstaltungen statt.

Detaillierte Informationen finden Sie in Moodle, eine Selbsteinschreibung ist ebenfalls ab 01.10.22 möglich.