NMVAC

Neuromorphic Memristive VLSI Architectures for Cognition

Ansprechpartner

Prof. Martin Ziegler
Fachgebiet Mikro- und nanoelektronische Systeme 

Telefon: +49 3677 69-3711
e-mail:  martin.ziegler@tu-ilmenau.de

Förderinformation

Projektträger: DFG

Förderkennzeichen:  ZI 1548/6-1

beteiligte Fachgebiete: Mikro- und nanoelektronische Systeme

Laufzeit:  01.04.2020 - 31.03.2023

Projektinformation

Die Umsetzung von biologisch inspirierten "spiking neutral networks" (SNN) wird durch die von Neumann-Computerarchitekturen charakteristsiche exponentiell zunehmende Diskrepanz zwischen Prozessorgeschwindigkeit und Speicherbandbreite stark beeinträchtigt. Für die Nachbildung von Verarbeitungselementen neuronaler Netzwerke (Neuronen und Synapsen) wird daher eine hohe Speicherausnutzung während des Zugriffs und der Aktualisierung ihrer Zustandsgrößen benötigt. Dieser sogenannte "von Neumann Flaschenhals" limitiert die Nachbildung von großen Netzwerken in Echtzeit und erschwert ihre modulare Erweiterbarkeit. Im Gegensatz dazu können hochparallele und energieeffiziente neuromorphe analoge (VLSI) Systeme, durch die Kolokalisation von Speicher und Berechnung ohne Beeinträchtigung der Simulationszeit erweitert werden. Das Ziel dieses Projektvorhabens ist die Entwicklung von vollintegrierten CMOS/Memrisitivsystemen, die für die Nachbildung von lernenden  neuronalen Netzen optimiert sind. Für die Implementierung biologisch-inspirierter Lernalgorithmen soll das stochastische Schalverhalten von binären PRAM-Bauelementen verwendet werden. Die Bauelemente werden in modernste analoge CMOS Schaltungen, die unterhalb der Schwellspannung operieren, integriert werden. Diese Kombination soll zur Schaffung von Lernsystemen mit beispiellos niedrigem Stromverbrauch führen, die zudem in Echtzeit arbeiten und das Online-Lernen erlauben. Hierfür sollen innerhalb des Projektes zunächst die memristiven Bauelemente eingehend charakterisiert werden. Als memristive Bauelemente werden HfOx basierte COMOS-integrierte PRAM Zellen verwendet, die über eine binäre Schltcharakteristik verfügen. Ziel ist es ein mathematisches Modell des stochastischen Schaltverhaltens zu entwickeln, welches für die Realisierung präziser SPICE-Simulationen von hybriden CMOS/Memristorschaltungen sowie für die Simulation von realistischen SNNs verwendet werden kann und das Hardware-Schaltungsdesign unterstützen.